数字秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、十进制计数器、6进制计数器、数据选择器和译码器等组成。
整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。
本设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.

上升一层2s的电梯，可以修改下面计数器的个数改变时间，再通过waveform看波形不是VHDL等编程语言写的（用元件拼的）

模N计数器的verilog代码计数器

计数外来脉冲，使用52单片机可实现计数

北京大学数字逻辑设计实验课程讲义（2018年）目录：实验一：门电路延迟特性测量与仪器的使用实验二：全加器及组合逻辑电路的设计方法实验三：二位数值比较器实验四：译码器及其应用实验五：数据选择器及其应用实验六：读写存贮器实验七：触发器与移位寄存器实验八：计数器实验九：并行加减集成逻辑电路管脚图关于自主设计

寄存器与计数器描述，VerilogHDL，Vivado仿真。

#include#defineucharunsignedchar#defineuintunsignedint#defineulongunsignedlong#defineLED_DATP0sbitLED_SEG0=P2^7;sbitLED_SEG1=P2^6;sbitLED_SEG2=P2^5;sbitLED_SEG3=P2^4;#defineTIME_CYLC100//12M晶振，定时器10ms中断一次我们1秒计算一次转速//1000ms/10ms=100#definePLUS_PER10//码盘的齿数，这里假定码盘上有10个齿，即传感器检测到10个脉冲，认为1圈#defineK1.65//校准系数unsignedcharcodetable[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f};uchardataDisbuf[4];//显示缓冲区uintTcounter=0;//时间计数器bitFlag_Fresh=0;//刷新标志bitFlag_clac=0;//计算转速标志bitFlag_Err=0;//超量程标志voidDisplayFresh();//在数码管上显示一个四位数voidClacSpeed();//计算转速，并把结果放入数码管缓冲区voidinit_timer();//初始化定时器T0\T1voidDelay(uintms);//延时函数voidit_timer0()interrupt1/*interruptaddressis0x000b*/{TF0=0;//定时器T0用于数码管的动态刷新TH0=0xC0;TL0=0x00;Flag_Fresh=1;Tcounter++;if(Tcounter＞TIME_CYLC){Flag_clac=1;//周期到，该重新计算转速了}}voidit_timer1()interrupt3/*interruptaddressis0x001b*/{TF1=0;//定时器T1用于单位时间内收到的脉冲数//要速度不是很快，T1永远不会益处Flag_Err=1;//如果速度很高，我们应考虑另外一种测速方法：T测速法}voidmain(void){Disbuf[0]=0;//开机时，初始化为0000Disbuf[1]=0;Disbuf[2]=0;Disbuf[3]=0;init_timer();while(1){if(Flag_Fresh){Flag_Fresh=0;DisplayFresh();//定时刷新数码管显示}if(Flag_clac){Flag_clac=0;ClacSpeed();//计算转速，并把结果放入数码管缓冲区Tcounter=0;//周期定时清零TH1=TL1=0x00;//脉冲计数清零}if(Flag_Err)//超量程处理{Disbuf[0]=0x9e;//开机时，初始化为0000Disbuf[1]=0x9e;Disbuf[2]=0x9e;Disbuf[3]=0x9e;while(1){DisplayFresh();//不再测速等待复位i}}}}//在数码管上显示一个四位数voidDisplayFresh(){P2|=0xF0;LED_SEG0=0;LED_DAT=table[Disbuf[0]];Delay(1);P2|=0xF0;LED_SEG1=0;LED_DAT=table[Disbuf[1]];Delay(1);P2|=0xF0;LED_SEG2=0;LED_DAT=table[Disbuf[2]];Delay(1);P2|=0xF0;LED_SEG3=0;LED_DAT=table[Disbuf[3]];Delay(1);P2|=0xF0;}//计算转速，并

使用Verilog硬件描述语言编写的出租车计价器，编写环境为Quartusii9.0，硬件平台为CycloneEP1C6Q240C8.实现主要功能如下：-输入时钟为系统晶振50Mhz.-两个开关分别控制：开始/停止计费，出租车行进中/停止等待-一个开关控制所有数据的复位-两个开关组合控制显示4种数据：当前计价（单位：元，精确到角）/当前行进总距离(单位：千米，精确到10m)/当前等待时间(单位：分，精确到分)/起步价内行进距离（单位：千米，精确到10m，详见计费规则）-计费规则：起步价9元/3千米，超出起步价部分2.4元/千米，停车等待时间内1元/10分钟（不足10分钟不计费）。
注：在起步价9元范围内，可算作是3元/千米，此时停车等待产生的费用也按照1元/10分钟折算到起步价内；
即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。
（eg.行进2千米，等待10分钟，总价为9元而非10元）作为Verilog硬件描述语言初学者的入门项目，主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用，具有一定的参考价值。

中央处理器(CPU)中的控制器部分不包含（）。
（1）A．程序计数器(PC）B.指令寄存器(IR)C.算逻运算部件(ALU)D.指令译码器●以下关于GPU的叙述中，错误的是()。
（2）A．GPU是CPU的替代产品B.GPU目前大量用在比特币的计算方面C.GPU采用单指令流多数据流计算架构D.GPU擅长进行大规模并发计算

大学生科技制作项目（含原理图、PCB、源代码、Proteus仿真文件、功能说明）使用说明：1. 功能按键说明：S1为功能选择按键，S2为功能扩展按键，S3为数值加一按键。
2. 功能及操作说明：操作时，连续短时间（小于1秒）按动S1，即可在以上的6个功能中连续循环。
中途如果长按（大于2秒）S1，则立回到时钟功能的状态，1， 时钟功能：上电后及显示10：10：00，寓意十全十美。
2， 校时功能：短按一次S1，即当前时间和冒号为闪烁状态，按动S2则小时位加1，按动S3则分钟位加1，秒表不可调。
3， 闹钟功能：短按二次S1，显示状态为22：10：00.冒号为长亮。
按动S2刚小时位加1，按动S3则分钟位加1，秒时不可调。
当按动小时位超过23时则会显示--：--：--，这个表示关闭闹钟功能。
闹钟声为蜂鸣器长鸣3秒钟。
4， 倒计时功能：短按三次S1，显示状态为0.冒号为长灭。
按动S2则从低位依次显示高位，按动S3则相应位加1，当S2按到第6次时会是所设定的时间状态下开始倒计时，再次按动S2将再次进入调整功能，并且停止倒计时。
5， 秒表功能：短按四次S1，显示状态为00：00：00.冒号为长亮。
按动S2则开始秒表计时，再次按动S2则停止计时，当停止计时的时候按动S3则秒表清零。
6， 计数器功能：短按五次S1，显示状态为00：00：00。
冒号为长灭，按动S2则计数器加1.按动S3则计数器清零。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。