使用verilogHDL语言编写的串口IP核,其中的全部代码,经过波形仿真验证,内附说明文档,已经过仿真,可完满运行。
2023/1/18 15:30:06 1.75MB verilog uart ip核
1
salve真个i2cverilog代码,用于fpga。
2018/1/10 17:06:28 1.2MB i2c slave verilog
1
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件,Cache的详细技术参数包含在.v文件的注释中。
直接相连16KBD_CacheCache写策略:写回法+写分配(二路)组相连16KBI_CacheCache替换策略: LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache,再传给CPU,而D_Cache在处理数据读外,还要注意数据写入的问题。
本工程可以与arm.v中的arm核协同工作,主存使用dram_ctrl_sim。
2020/6/4 8:19:18 6KB I_Cache D_Cache Cache Verilog
1
下载后放在notepad++的安装目录\\plugins\APIs下,重启软件即可运用verilog的自动完成功能
2021/7/18 2:36:41 4KB notepad verilog 自动补全
1
8位cpu的verilog完成verilog代码
2015/3/7 3:34:51 10.76MB fpga cpu实现
1
8位cpu的verilog完成verilog代码
2020/2/6 6:06:34 10.76MB fpga cpu实现
1
该代码可实现图像的二值化处理,使用verilog言语编写,适合初学者学习。
2021/3/6 15:04:31 500B 二值化
1
该代码可实现图像的二值化处理,使用verilog言语编写,适合初学者学习。
2021/3/6 15:04:31 500B 二值化
1
VHDL与verilog代码互转工具,含破解软件,运用教程,亲测有用
2021/4/8 17:09:36 19.25MB VHDL verilog
1
大学数电实验报告,使用quartusii软件编写verilog代码实现数字钟,有计时,校准,复位,闹钟,报误点数,时制切换功能
2017/3/23 23:01:57 396KB verilog 数字钟 代码 报告
1
共 127 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡