一级分类:
二级分类:
8位cpu的verilog完成
8位cpu的verilog完成verilog代码
2015/3/7 3:34:51 10.76MB fpga cpu实现
1
8位cpu的verilog完成
8位cpu的verilog完成verilog代码
2020/2/6 6:06:34 10.76MB fpga cpu实现
1
二值化verilog代码
该代码可实现图像的二值化处理，使用verilog言语编写，适合初学者学习。
2021/3/6 15:04:31 500B 二值化
1
二值化verilog代码
该代码可实现图像的二值化处理，使用verilog言语编写，适合初学者学习。
2021/3/6 15:04:31 500B 二值化
1
X-HDL4.2.1
VHDL与verilog代码互转工具，含破解软件，运用教程，亲测有用
2021/4/8 17:09:36 19.25MB VHDL verilog
1
verilog数字钟报告（含代码）
大学数电实验报告，使用quartusii软件编写verilog代码实现数字钟，有计时，校准，复位，闹钟，报误点数，时制切换功能
2017/3/23 23:01:57 396KB verilog 数字钟 代码 报告
1
实测亲测xilinxfpgauart串口rs232例子实例工程，不出错发送接收数据测试，节省资源3根线串口，可以学习ipcore用法verilog写
实测亲测xilinxfpgauart串口rs232例子实例工程，ISE打包工程，不出错发送接收数据测试，无状态机，节省资源3根线串口，可以学习rs232串口和倍频ipcore用法，字节编写，用verilog编写基于一个xilinx的学习板子，具体io配置请看工程，测试内容内容是pc用uartrs232发一个字节到fpga，fpga收到之后马上把字节加1发回给pc，uart的波特率是50m时钟，用到了ise的pll倍频，可以学习pll用法，uart的verilog代码没有用到状态机，只用到txd，rxd，gnd这3根最基本的串口通讯线，极大的简化了fpga资源。
整个工程打包，方便大家下载到之后可以马上用，相信对初学xilinxfpga或者ipcone用法的初学者来说，学习很用协助。
2017/7/10 11:55:26 503KB uart串口 rs232 ise工程 实测亲测
1
HDB3编码解码verilog代码
HDB3编解码程序，m序列发生信源，各个模块的代码.。
。
。
。
。
。
2021/10/15 5:13:36 458KB HDB3 编码 解码 Verilog
1
基于fpga的ppm位同步verilog代码
基于fpga的ppm位同步verilog代码采用锁相环同步分为4部分，明晰明了，高频时钟为8倍频
2020/6/10 12:04:19 3KB fpga ppm 位同步 verilog
1
基于UDP协议以太网通讯的fpga实现（verilog）
UDP协议在fpga上的实现，verilog代码共有11部分，分为：•arp_rcv.v•arp_send.v•IP_recv.v•IP_send.v•udp_rcv.v•udp_send.v•mac_cache.v•recv_buffer.v•send_buffer.v•toplevel.v•DE2_NET.v
2015/5/23 20:02:13 17KB fpga verilog UDP 以太网通信
1
共 123 条记录 首页 上一页 下一页 尾页
钉钉无人值守自动打卡脚本 永不迟到的神器 安卓和苹果教程 New!
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

|

一言

    • 热门下载

    最新下载

    其他资源