VHDL数字系统设计与测试课程的计数显示电路，附源代码、原理图、波形图，有状态转移图，最后附波形仿真，采用quartusII进行仿真。
2023/12/28 10:17:10
98KB
1
FPGA实现的AM数字调制，编程语言室VHDL，开发环境是QuartusII8.0。
它很容易就能更改成其他的频率。
它很容易就能更改成其他的频率。
2023/12/28 7:40:40
1.78MB
1
基于VHDL的数字闹钟设计随着EDA技术的发展和应用领域的扩大与深入EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。
EDA技术就是以计算机为工具设计者在EDA软件平台上用硬件描述语言HDL完成设计文件然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
本设计介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧并在QuartusII开发环境中编译和仿真所设计的程序并逐一调试验证程序的运行状况。
仿真和验证的结果表明该设计方法切实可行该数字闹钟可以实现调时定时闹钟功能具有一定的实际应用性。
EDA技术就是以计算机为工具设计者在EDA软件平台上用硬件描述语言HDL完成设计文件然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
本设计介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧并在QuartusII开发环境中编译和仿真所设计的程序并逐一调试验证程序的运行状况。
仿真和验证的结果表明该设计方法切实可行该数字闹钟可以实现调时定时闹钟功能具有一定的实际应用性。
2023/12/24 22:43:21
5.04MB
1
是本人的一门实验课程课题，通过要求，精心写的一份报告，内附vhdl代码，和模块分析
2023/12/6 9:14:08
321KB
1
1．利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。
该秒表计时范围为0秒~59分59.99秒，显示的最长时间为59分59秒，计时精度为10毫秒，并且具有复位功能。
复位开关一旦打开所有位都为0。
2.秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器的连接。
该秒表计时范围为0秒~59分59.99秒，显示的最长时间为59分59秒，计时精度为10毫秒，并且具有复位功能。
复位开关一旦打开所有位都为0。
2.秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器的连接。
2023/12/1 18:18:19
208KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB