利用verilog语言开发OFDM程序,在Xilinx公司的ISE软件环境下调试通过。
2025/4/27 7:36:47 3.61MB verilo FPGA OFDM 无线通信
1
介绍基于Verolog语言的测试平台建立方法
2025/4/26 18:35:52 335KB FPGA ISE XILINX 仿真
1
基于verilog的FPGA数字时钟,如果安装了ISE可以直接打开.xise文件下载到FPGA板上,否则可以找文件夹中的.v文件使用
2025/1/25 16:41:56 795KB FPGA Verilog ISE 数字时钟
1
详细的Xilinx_ISE_13.4_安装及破解教程,以及两个代码实例,一个简单一个复杂,立马学会Xilinx开发流程
2024/12/16 4:50:28 1.93MB xinlinx
1
该代码实现了基于Cordic算法的双曲函数计算,程序用硬件描述语言Verilog实现。
并与ISE自带的Cordic算法IP核作了计算比较,可用ISE自带Isim软件仿真。
2024/9/24 6:14:31 2.4MB 双曲函数
1
《FPGACPLD设计工具──Xilinx+ISE使用详解》,需要的下载
2024/9/1 19:43:42 11.16MB ISE
1
这是计算机组成原理的R-I型CPU设计的相关文件,里面包括各模块代码以及仿真实验的代码,使用ISE编写。
2024/8/20 10:37:36 8.57MB Verilog ISE CPU
1
xilinx最新的开发工具vivado的简明教程,适合从ise转vivado的开发者,代理商提供的,简单明了,中文的,是快速上手vivado的非常好的资料。
2024/8/15 1:56:03 2.56MB xilinx vivado
1
多功能数字钟代码基于Basys2实验板ISE开发环境verilog编程语言实验已经下载验证通过
1
EDA课程设计,完整程序包,用于ISE,亲自下载到板子并成功运行,附完整实验报告,相信会对您有所帮助
2024/6/20 20:55:14 1.13MB EDA课程设计 数字钟 完整报告
1
共 67 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡