我是2014级复旦的研究生。
这是一个8位的CPU设计VHDL实现。
本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。
此外,里面有一个17位的ROM区,是存储指令的。
你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。
压缩包里是源代码和我们当时的设计要求。
本源代码的最后调试时在地址0--17是放入的斐波纳契数字(FibonacciNumbers)指令。
通过modelsim仿真即可看到结果。
2025/8/1 3:54:58 508KB 8 CPU VHDL
1
用VHDL语言编写的一位全加器,并实现四位全加器,串行连接
2025/7/16 6:33:23 213KB VHDL、全加器
1
cic滤波器调通平台quartus2拿来就可以用非常方便
2025/7/4 10:56:28 3.78MB vhdl cic 数字下变频
1
CAN总线协议中CRC编码的VHDL实现针对CAN协议中提出的串行CRC检验原理,给出其实现方法及硬件语言VHDL代码。
为了提高CRC编码的生成速度和CRC检验的效率,介绍了CRC检验的并行原理。
最后给出了为满足CAN协议的VHDL代码。
经过测试,串、并行运算均满足设计要求。
2025/6/25 3:42:07 356KB CRC VHDL
1
六位抢答器用VHDL实现
2025/6/11 14:36:57 13.86MB 六位抢答器
1
VHDL实现出租车计费器,通过模块化设计,分模块设计
2025/5/19 9:46:11 225KB VHDL
1
这是关于单端口RAM的VHDL程序代码,nut_spram--rtl这是源代码--sim这是modelsim仿真目录
2025/3/27 16:47:46 39KB vhdl RAM fpga
1
基于VHDL的以太网控制器实现,可以实现半双工和全双工工作模式。
2025/2/25 22:52:34 879KB 以太网控制器 MAC VHDL
1
用VHDL实现了一个简单的可以播放一小段音乐的程序。
因为EPM240只有240个逻辑单元,功能非常简单,可以循环播放一段声音,并且显示波形。
这里用了两个EPM240,要将两个共地,一个负责存储和显示,一个负责发出声音。
初学者水平有限,欢迎大家批评指正,给出更好的意见,共同提高。
2024/10/26 19:10:02 642KB VHDL LED彩灯 蜂鸣器
1
用FPGA编写,信号四路复用,基带信号的复接和分接,用VHDL实现,仿真完成波形
2024/10/11 5:26:50 270KB FPGA
1
共 41 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡