《软件开发的形式化方法》对软件开发中的形式化方法进行了介绍和讨论,内容涵盖了SE2004中关于"软件的形式化方法"的知识点,主要包括:有限状态机、Statecharts、Petri网、通信顺序进程、通信系统演算、一阶逻辑、程序正确性证明、时态逻辑、模型检验、Z、VDM、Larch等。
形式化方法是建立在严格数学基础上、具有精确数学语义的开发方法。
从广义角度,形式化方法是软件开发过程中分析、设计及实现的系统工程方法。
狭义地,形式化方法是软件规格和验证的方法。
2025/6/5 18:40:51 10.93MB 软件开发的形式化方法
1
在Verilog语言中经常用到有限状态机,处理相对复杂的逻辑,设定好不同的状态,根据触发条件跳转到对应的状态,在不同的状态下进行相应的处理。
在程序中设计8位寄存器,①Idle状态下,判断shift_start是否为高,若高,则进入Start状态;
②在Start状态延迟100个周期,进入Run状态,进行移位处理;
第一种Melay状态机采用一段式写法,一个always语句中包括状态转移,状态转换台条件判断,数据输出;
第二种Moore状态机采用三段式写法,状态转移用一个always语句,判断状态转移的条件是组合逻辑,采用一个always语句,数据输出也是单独的always语句,直观清晰;
2025/3/11 13:18:12 1KB verilog ZYNQ7035 有限状态机
1
第1章绪论1.1什么是SystemC?1.2为何采用SystemC?1.3设计方法1.4设计能力1.5SystemCRTL1.6本书的组织结构1.7练习第2章SystemC入门2.1基础知识2.2再看一个2*4译码电路示例2.3描述层次关系2.4验证功能2.5练习第3章数据类型3.1值保持器3.2类型概述3.3位类型3.4任意位宽的位类型3.5逻辑类型3.6任意位宽的逻辑类型3.7有符号整型3.8无符号整型3.9任意精度的有符号整型3.10任意精度的无符号整型3.11解析式类型3.12用户定义的数据类型3.13推荐采用的数据类型3.14练习第4章组合逻辑建模4.1SC-MODULE4.1.1文件结构4.2示例4.3读写端口和信号4.4逻辑算符4.5算术算符4.5.1无符号算术4.5.2有符号算术4.6关系算符4.7向量与位区间4.7.1常量下标4.7.2不是常量的下标4.8if语句4.9switch语句4.10循环语句4.11方法4.12结构体类型4.13多个进程的△延迟4.14小结4.15练习第5章同步逻辑建模5.1触发器建模5.2多个进程5.3带异步预置位和清零的触发器5.4带同步预置位和清零的触发器5.5多个时钟与多相位时钟5.6锁存器建模5.6.1if语句5.6.2switch语句5.6.3避免产生锁存器5.7小结5.8练习第6章其他逻辑6.1三态驱动器6.2多个驱动器6.3无关值处理6.4层次结构6.5模块的参数化6.6变量和信号的赋值6.7练习第7章建模示例7.1可参数化的三态输出寄存器7.2存储器模型7.3有限状态机建模7.3.1Moore有限状态机7.3.2Mealy有限状态机7.4通用移位寄存器7.5计数器7.5.1模N计数器7.5.2约翰逊计数器7.5.3格雷码可逆计数器7.6约翰逊译码器7.7阶乘模型7.8练习第8章测试平台8.1编写测试平台8.2仿真控制8.2.1sc_clock8.2.2sc_trace8.2.3sc_start8.2.4sc_stop8.2.5sc_time_stamp8.2.6sc_simulation_time8.2.7sc_cycle和sc_initialize8.2.8sc_time8.3波形8.3.1任意波形8.3.2复杂的重复波形8.3.3派生时钟的生成8.3.4从文件中读取激励8.3.5反应式激励8.4监听行为8.4.1断言正确的行为8.4.2将结果转储至文本文件8.5其他示例8.5.1触发器8.5.2同步输出的多路选择器8.5.3全加器8.5.4周期级仿真8.6sc_main函数内的语句次序8.7记录聚合类型8.8练习第9章系统级建模9.1SC_THREAD型进程9.2动态敏感9.3构造函数的参数9.4其他示例9.4.1最大公因子9.4.2滤波器9.5端口、接口和信道9.6高级论题9.6.1共享数据成员9.6.2定点类型9.6.3模块9.6.4其他方法9.7仿真算法9.8练习附录A运行时环境A.1软件安装A.2编译A.3仿真A.4调试附录BSystemCRTL:可综合的子集B.1SystemC语言要素B.2C++语言要素
2025/2/7 11:47:25 6.27MB system c
1
MIT6.004配套教材。
从门电路开始讲起,包括组合数字电路,时序数字电路,有限状态机,图灵机,指令集设计,虚拟内存,流水线,并行计算,FPGA等等内容。
14.06MB 体系结构
1
本文档的作用内容详细介绍的是EDA使用教程之EDA设计技术实验指导书资料免费下载   实验包括了:组合逻辑电路设计,时序逻辑电路设计,异步计数器的设计,全加器的设计,七段数码管显示电路的设计,信号发生器设计,四人抢答器设计,有限状态机的设计,交通灯控制器设计,数字钟设计,出租车计费器设计,频率计的设计还有管脚PIN的资料
2024/11/2 7:39:50 2.37MB EDA/PCB
1
使用有限状态机编写独立键盘消抖程序,直接可以移植使用,简单易懂,适合新手解读,对学习仿真软件和程序的编写有极大帮助
2024/10/24 20:47:04 3.04MB verilog 独立键盘 FPGA
1
用java编写的一个有限状态机的小程序,模拟一个机器人的活动。
2024/8/17 15:10:01 5KB 有限状态机 java
1
生成文法的项目集规范族,生成状态集和状态集之间的迁移表,产生确定有限状态机
2024/4/10 21:25:53 11KB 编译 语法分析 项目集规范族
1
原博客地址:http://blog.csdn.net/jiangcaiyang123/article/details/8741380上次发布demo虽然使用了大量的动画框架、有限状态机框架,但是仍有瑕疵。
比如说在用户一直按下按键的时候角色会被“冻”住,但是角色的位置是移动的,这可能是使用QKeyEventTransition的一个副作用吧。
在觉察到使用QKeyEventTransition不好使时,我开始着眼研究怎样将Qt按键的状态保存起来并且封装成让其余编码变得更加容易。
为此我写了两篇日志。
这篇日志是上篇有关按键日志的延续,也是其具体应用。
2023/12/11 15:05:20 8.48MB Qt 动画
1
BCD转余3码,使用有限状态机的方式实现时,如何得到状态转移图?书中一下子就给出了化简过的状态转移图,令人难以看懂。
本文档一步步进行分析,让你了然于心。
对初学状态机的同学很有帮助。
2023/9/27 12:55:31 520KB Verilog 前端 状态转移图 FSM
1
共 22 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡