stm32f030c8t6利用RTC唤醒低功耗模式stop和standy模式，也可以利用wakeUP引脚和外部中断唤醒；
无RTC时低功耗standby模式3.1微安uA，在3.3V侧，进入待机模式之后，测得功耗为3.1uA,在停止模式stopmode,测得为5.5uA.有RTC，stop模式6.7uA,standby模式4.2uA。
keil工程文件，业界良心。

8155的芯片资料讲述了8155/8156的引脚、时序、功能、内部结构等。

电机控制PWM（MCPWM）模块简化了产生多种同步脉宽调制输出的任务。
特别是它还能支持以下电源和电机控制应用：•三相交流感应电机（ACInductionMotor，ACIM）•开关磁阻（SwitchedReluctance，SR）电机•直流无刷（BrushlessDC，BLDC）电机•不间断电源（UPS）PWM模块具有如下特性：•专用时基支持TCY/2PWM边沿精度•每个PWM发生器都有两个输出引脚•每个配对输出引脚均可互补或独立工作•用于互补模式的硬件死区时间发生器•可由器件配置位设置输出引脚极性•多种输出模式：-边沿对齐模式-中心对齐模式-带双更新的中心对齐模式-单事件模式•手动改写用于PWM输出引脚的寄存器•占空比更新可配置为立即更新或与PWM同步•有可编程功能的硬件故障输入引脚•用于同步A/D转换的特殊事件触发器•每个与PWM相关的输出引脚都可以被单独使能

STM32单片机学习指南.在STM32F105和STM32F107互连型系列微控制器之前，意法半导体已经推出STM32基本型系列、增强型系列、USB基本型系列、互补型系列；
新系列产品沿用增强型系列的72MHz处理频率。
内存包括64KB到256KB闪存和20KB到64KB嵌入式SRAM。
新系列采用LQFP64、LQFP100和LFBGA100三种封装，不同的封装保持引脚排列一致性，结合STM32平台的设计理念，开发人员通过选择产品可重新优化功能、存储器、性能和引脚数量，以最小的硬件变化来满足个性化的应用需求。

给超声波模块接入电源和地。
trig输入一个长为20us的高电平方波输入方波后，模块会自动发射8个40KHz的声波，echo端的电平会由0变为1；
当超声波返回被模块接收到时，回波引脚端的电平会由1变为0；
定时器记下的这个时间即为超声波由发射到返回的总时长。
本代码亲测，有问题加我微信找我lg13797553449

STM8L152R6/R8的DXP原理图库，详细标注了每个引脚IO及其外设功能，以便各位同仁开发之用

使用stm32cubemx生成是hal库工程.工程包括spi主机和从机程序,引脚连接时只需4根线GND/CLK/MOSI/MISO即可

废话不说了，下面进入正题，学习FPGA经历了这么几个阶段：①、Verilog语言的学习，熟悉Verilog语言的各种语法。
②、FPGA的学习，熟悉QuartusII软件的各种功能，各种逻辑算法设计，接口模块(RS232,LCD,VGA,SPI,I2c等)的设计，时序分析，硬件优化等，自己开始设计简单的FPGA板子。
③、NiosII的学习，熟悉NiosII的开发流程，熟悉开发软件(SOPC,NiosIIIDE),了解NiosII的基本结构，设计NiosII开发板，编写NiosIIC语言程序，调试板子各模块功能。
先来说说第一个阶段，现在主要的硬件描述语言有VHDL，Verilog两种，在本科时老师一般教VHDL，不过现在Verilog用的人越来越多，其更容易上手(与C语言语法比较类似),也更灵活，现在的IC设计基本都用Verilog。
像systemC，systemVerilog之类的应该还在萌芽阶段，以后可能会有较大发展。
鉴于以上原因我选择了Verilog作为我学习的硬件描述语言。
其实有C语言的基础，学起Verilog的语言很简单，关键要有并行的概念，所有的module，assign，always都是并行的，这一点与软件语言有明显不同。
这里推荐几本评价比较好的学习Verilog的书籍：①、《verilog数字系统设计教程》，这本书对于入门是一本很好的书，通俗易懂，让人很快上手，它里面的例子也不错。
但本书对于资源优化方面的编程没有多少涉及到。
②、《设计与验证VerilogHDL》，这本书虽然比较薄，但是相当精辟，讲解的也很深入，很多概念看了这本书有种豁然开朗的感觉，呵呵。
学习Verilog其实不用看很多书，基本的语法部分大家都一样，关键是要自己会灵活应用，多做练习。
Verilog语言学了一段时间，感觉自己可以编点东西，希望自己编的程序在板子上运行看看结果，下面就介绍我学习的第二个阶段。
刚开始我拿了实验室一块CPLD的开发板做练习，熟悉QuartusII的各种功能，比如IP的调用，各种约束设置，时序分析，Logiclock设计方法等，不过做到后面发现CPLD的资源不太够(没有内嵌的RAM、不能用SignalTapII，LE太少等)，而实验室没有FPGA开发板，所以就萌生了自己做FPGA开发板的意图，刚好Cadence我也学的差不多了，就花了几天时间主要研究了FPGA配置电路的设计，在板子上做了Jtag和AS下载口，在做了几个用户按键和LED，其他的口全部引出作为IO口，电路比较简单，板子焊好后一调就通了(心里那个爽啊...)。
我选的FPGA是cycloneII系列的EP2C5，资源比以前的FPGA多了好几倍，还有PLL，内嵌的RAM，可以试试SignalTapII，用内嵌的逻辑分析仪测试引脚波形，对于FPGA的调试，逻辑分析仪是至关重要的。
利用这块板子我完成了项目中的几个主要功能：RS232通信，指令译码，配置DDS，AD数据高速缓存，电子开关状态设置等，在实践中学习起来真的比平时快很多，用到什么学什么动力更大。
这个时候我主要看的数据有这几本感觉比较好：①、《AlteraFPGA/CPLD设计（基础篇）》：讲解一些基本的FPGA设计技术，以及QuartusII中各个工具的用法（IP，RTL，SignalProbe，SignalTapII，TimingClosureFloorplan，chipEditor等），对于入门非常好。
②、《AlteraFPGA/CPLD设计（高级篇）》：讲解了一些高级工具的应用，LogicLock，时序约束很分析，设计优化，也讲述了一些硬件编程的思想，作为提高用。
③、《FPGA设计指南--器件，工具和流程》：这本书看了他的目录忍不住就买了，这本书讲述了FPGA设计的各个方面，虽然每个方面都是点到为止，但能让你有个整体的概念，了解FPGA的所有设计功能，了解FPGA开发的整个流程。

驱动程序是基于STM8的，想用stm32或者其他单片机驱动也可以，简单改一下引脚初始化和延时函数就ok了。
文件里面附带两个完整的工程和对应的原理图以及一个详细的自学笔记，工程一个是自动采集光照度，适合适配器这种电源供电，一个是中断触发采集光照度，程序有做低功耗处理，适合电池供电，程序里面有详细的注释。
学习笔记也详细的说明了OPT3001的工作流程和原理，单片机如何去控制OPT3001工作等问题，保证看完都能懂。
如果还有什么问题也欢迎联系我。

黑金的AD7606只配套它的fpga板子，所以很多引脚已经被他设定好，只能采用并口通讯的方式传输数据，尽管它的手册上写的是RD/CS连接，事实上测试的没有

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。