在Verilog语言下用FPGA驱动DS18B20，带数码管显示，带LED报警，有报警值调整功能。
这个是本人调过的，原版调通代码没改的，绝对能跑通。
建议用QuatusII全编译后看一下RTL图就能理解程序是怎么工作的。
这个是本人调过的，原版调通代码没改的，绝对能跑通。
建议用QuatusII全编译后看一下RTL图就能理解程序是怎么工作的。
2025/10/20 6:12:34
9.18MB
1
1.设计用于竞赛抢答的四人抢答器。
（1）有多路抢答，抢答台数为4；
（2）抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，发出报警信号；
（3）能显示超前抢答台号并显示犯规警报。
2.系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示该路抢答台号。
3.用VerilogHDL语言设计符合上述功能要求的四人抢答器，并用层次化设计方法设计该电路。
（1）有多路抢答，抢答台数为4；
（2）抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，发出报警信号；
（3）能显示超前抢答台号并显示犯规警报。
2.系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示该路抢答台号。
3.用VerilogHDL语言设计符合上述功能要求的四人抢答器，并用层次化设计方法设计该电路。
2025/10/20 5:01:12
23.92MB
1
此设计是数字时钟，包括ise工程，有闹钟，时钟，秒表，倒计时等功能，应用于CPU设计之中。
希望下载代码的不是XUPT的，更不要是107的。
希望下载代码的不是XUPT的，更不要是107的。
2025/10/14 0:05:28
25.2MB
1
TLK7-EVM是一款基于创龙科技XilinxKintex-7系列FPGA设计的高端评估板，由核心板和评估底板组成。
核心板经过专业的PCBLayout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
评估板接口资源丰富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用户快速进行产品方案评估与技术预研。
核心板经过专业的PCBLayout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
评估板接口资源丰富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用户快速进行产品方案评估与技术预研。
2025/10/11 1:14:17
1.33MB
1
PEX8311PCIE开发板PLX8311fpgaPCIEXPRESS开发平台光盘资料，包括PROTEL99SE设计的原理图+封装文件，FPGA工程Verilog源码，及相关技术文档资料
2025/10/5 10:54:45
103.01MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB