这是一个恒流输出的开关电源，仿真软件为PSIM，通过给定参考电压来控制输出电流，文档内附控制（占空比）到输出（电感平均电流）的传递函数。
电感电流的平均值就是输出负载电流。
ILavg=Iout
电感电流的平均值就是输出负载电流。
ILavg=Iout
2024/11/6 2:14:25
17KB
用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下
2024/11/3 22:55:31
9.74MB
摘 要:研究了信道纠错编码Turbo码,并提出了利用FPGA实现Turbo码编译码的方法。
编码采用了顺序输入,并行编码,顺序输出。
译码选用Max2Log2MAP算法,针对该算法采用查表法实现交织,以提高交织速度,译码器内部采用并行级联调用,以减小译码延时。
通过计算机模拟仿真表明,所设计实现的Turbo码具有良好的性能和实用价值。
编码采用了顺序输入,并行编码,顺序输出。
译码选用Max2Log2MAP算法,针对该算法采用查表法实现交织,以提高交织速度,译码器内部采用并行级联调用,以减小译码延时。
通过计算机模拟仿真表明,所设计实现的Turbo码具有良好的性能和实用价值。
2024/11/3 10:40:55
288KB
WinCCv7.4是西门子推出的专业数据集与监控软件，新版本的WinCC7.4增强了对win1064位操作系统的支持，增加了控件的缩放功能和棒图控件，但目前还没有硬件破解文件。
本工具经测试可用于wincc7.4硬件狗破解。
本工具仅用于个人学习wincc用，请支持正版，购买正版wincc软件。
本工具经测试可用于wincc7.4硬件狗破解。
本工具仅用于个人学习wincc用，请支持正版，购买正版wincc软件。
2024/11/3 8:04:27
816KB
本文介绍了数字集成电路设计中静态时序分析（StaticTimingAnalysis）和形式验证（FormalVerification）的一般方法和流程。
这两项技术提高了时序分析和验证的速度，在一定程度上缩短了数字电路设计的周期。
本文使用Synopsys公司的PrimeTime进行静态时序分析，用Formality进行形式验证。
由于它们都是基于Tcl（ToolCommandLanguage）的工具，本文对Tcl也作了简单的介绍。
这两项技术提高了时序分析和验证的速度，在一定程度上缩短了数字电路设计的周期。
本文使用Synopsys公司的PrimeTime进行静态时序分析，用Formality进行形式验证。
由于它们都是基于Tcl（ToolCommandLanguage）的工具，本文对Tcl也作了简单的介绍。
2024/11/2 19:35:57
362KB