基于stm32的嵌入式开发程序，可用于数据读取存储，同时上位机与下位机的通信，可以修改通信协议，关于停止位，奇偶校验位等均可通过程序设置
2025/9/18 15:14:25
5.6MB
设计一个运算器，可实现输入的2个一位十进制数的加、减运算。
要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。
输入模块、运算模块、数据转换模块要求用不同的模块分别实现。
要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。
输入模块、运算模块、数据转换模块要求用不同的模块分别实现。
2025/9/18 0:44:32
307KB
基于mealy状态机的密码锁系统设计，利用Verilog语言在Xilinxvivado平台上开发、FPAG开发板basys3上运行成功
2025/9/5 1:12:46
442KB