/**************************************************************************************************///功能简介：使用Verilog编写的一个脉冲信号延时模块，延时时长可设定（小于输入脉冲周期），可精确到一个时钟周期//代码有详细注解，设计项目验证可用，原项目是对一个周期为2ms，高电平脉宽为5us的脉冲信号延时100us输出/**************************************************************************************************/
2025/5/8 12:18:23
1KB
NVIDIATX1TX2是深度学习和智能硬件领域非常好的开发平台，这里提供硬件原理图和PCB布局图等开发资料，供开发者学习、使用
2025/5/8 4:32:26
35.46MB
EP3C25Q240C8NCycloneIII最小系统开发板AD设计硬件原理图+PCB+封装库文件，采用2层板设计，板子大小为85x82mm，双面布局布线，主要器件为FPGAEP3C25Q240C8N，EPCS16SI16N,MAX3232EUE,LT1963等。
AltiumDesigner设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
AltiumDesigner设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
2025/5/7 4:13:12
1016KB
maxIIepm1270+DS12887模块光电隔离工业接口板ALTIUM原理图+PCB+封装文件，采用2层板设计，板子大小为158x75mm，双面布局布线，主要器件为cpldEPM1270T144C5,光耦PS2801-4，实时时钟DS12887等。
包括完整的原理图PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。
包括完整的原理图PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。
2025/5/6 14:58:11
439KB
RTLHARDWAREDESIGNUSINGVHDLCodingforEfficiency,Portability,andScalabilityPONGP.CHUClevelandStateUniversity
2025/5/6 10:56:22
34.11MB
一台模型计算机的设计(与调试)，有完整的电路图和操作说明，proteus，单片机自动写入，首先，将RAM,AR,INPUT的开关全部拨到下面，地址转移逻辑的logicstate置为1，微地址的logicstate置0，将程序加载到单片机中，然后运行程序，程序写完后，在将上诉的开关还原，即可。
运行结果为x+1，x为input中的数据微地址灯显示顺序为：01021001021103040506010212071501021316172501021426然后循环显示
运行结果为x+1，x为input中的数据微地址灯显示顺序为：01021001021103040506010212071501021316172501021426然后循环显示
2025/5/6 8:55:54
169KB