Ardublock是Arduino图形化编程第三方软件,目前必须附于Arduino软件下运行，区别于Arduino文本式编程环境，ArduBlock是以图形化积木搭建的方式编程的，这样的方式会使编程的可视化和交互性加强，编程门槛降低，即使没有编程经验的人也可以尝试给Arduino控制器编写程序。
此版本中增加了很多的积木模块,模块共分为16大类:控制、引脚、逻辑运算符、数字运算、变量/常量、实用命令、通信、存储、网络、代码模块、TinkerKit、DFRobot、SeeedStudioGrove、AdafruitShield、Makeblock、InsectBot。
安装方法:1.下载ArduBlock。
2.在Arduino的IDE下，打开菜单“文件”-＞“参数设置”3.找到“程序库位置:”在Mac底下在用户的Home底下的”Documents/Arduino”在Linux底下在用户的Home底下的”sketchbook”在Windows下,默认是在我的文件下的“Arduino”4.把ardublock-all.jar拷贝到“程序库位置”底下的tools/ArduBlockTool/tool/ardublock-all.jar。
在Mac底下，应该在/Users/abu/Documents/Arduino/tools/ArduBlockTool/tool/ardublock-all.jar在Linux底下，应该在/home/abu/sketchbook/tools/ArduBlockTool/tool/ardublock-all.jar在Windows下,C:\Users\abu\Documents\Arduino
此版本中增加了很多的积木模块,模块共分为16大类:控制、引脚、逻辑运算符、数字运算、变量/常量、实用命令、通信、存储、网络、代码模块、TinkerKit、DFRobot、SeeedStudioGrove、AdafruitShield、Makeblock、InsectBot。
安装方法:1.下载ArduBlock。
2.在Arduino的IDE下，打开菜单“文件”-＞“参数设置”3.找到“程序库位置:”在Mac底下在用户的Home底下的”Documents/Arduino”在Linux底下在用户的Home底下的”sketchbook”在Windows下,默认是在我的文件下的“Arduino”4.把ardublock-all.jar拷贝到“程序库位置”底下的tools/ArduBlockTool/tool/ardublock-all.jar。
在Mac底下，应该在/Users/abu/Documents/Arduino/tools/ArduBlockTool/tool/ardublock-all.jar在Linux底下，应该在/home/abu/sketchbook/tools/ArduBlockTool/tool/ardublock-all.jar在Windows下,C:\Users\abu\Documents\Arduino
2023/12/20 1:35:53
3.86MB
本网站资源中的判断唯一可译码的matlab代码有一定错误，最近学习唯一可译码。
上传该m文件，未进一步优化。
但是可用的。
matlab是R2011a版
上传该m文件，未进一步优化。
但是可用的。
matlab是R2011a版
2023/12/20 1:28:43
2KB
Writeleveling功能和Fly_by拓扑密不可分。
Fly_by拓扑主要应用于时钟、地址、命令和控制信号，该拓扑可以有效的减少stub的数量和他们的长度，但是却会导致时钟和Strobe信号在每个芯片上的飞行时间偏移,这使得控制器（FPGA或者CPU）很难保持tDQSS、tDSS和tDSH这些参数满足时序规格。
因此writeleveling应运而生，这也是为什么在DDR3里面使用fly_by结构后数据组可以不用和时钟信号去绕等长的原因，数据信号组与组之间也不用去绕等长，而在DDR2里面数据组还是需要和时钟有较宽松的等长要求的。
Fly_by拓扑主要应用于时钟、地址、命令和控制信号，该拓扑可以有效的减少stub的数量和他们的长度，但是却会导致时钟和Strobe信号在每个芯片上的飞行时间偏移,这使得控制器（FPGA或者CPU）很难保持tDQSS、tDSS和tDSH这些参数满足时序规格。
因此writeleveling应运而生，这也是为什么在DDR3里面使用fly_by结构后数据组可以不用和时钟信号去绕等长的原因，数据信号组与组之间也不用去绕等长，而在DDR2里面数据组还是需要和时钟有较宽松的等长要求的。
2023/12/19 7:50:35
277KB
目前社区发现算法中计算速度最快的算法，由VincentD.Blondel等人在2008年提出，基于modularityoptimization启发式算法，代码可直接使用，在VincentD.Blondel个人官网上下载的
2023/12/19 2:14:24
31KB
VBA做的工具，将需要替换的文字输入到表格中，然后一键完成多个文件的替换。
特别适合一些格式化文件，比如合同、产品说明、ISO标准化文档（质量手册、程序文件、管理手册）、项目推广方案等，先做批量替换，再进行修改，可以节省大量时间。
需要看代码的可以输入工程密码，密码是我的用户名。
特别适合一些格式化文件，比如合同、产品说明、ISO标准化文档（质量手册、程序文件、管理手册）、项目推广方案等，先做批量替换，再进行修改，可以节省大量时间。
需要看代码的可以输入工程密码，密码是我的用户名。
2023/12/17 23:34:28
60KB
FlexAnalysis软件，它可打开MALDI-TOF-MS（基质辅助激光解吸电离飞行时间质谱）MALDI质谱中的文档，也可从中导出二进制数据。
2023/12/16 6:51:17
53B
安徽工程大学数字逻辑课程设计数字显示电子钟三，2020年原创。
设计和要求：设计一个能显示分、时并有闹钟的数字电子钟逻辑电路，要求如下：(1)由石英多谐振荡器和分频器产生1/60Hz标准分脉冲。
(2)计时电路为“分电路”和“时电路”，“闹铃电路”只设计“时电路”。
(3)“分电路”为00—59的六十进制计数、译码、显示电路。
(4)“时电路”为00—23的二十四进制计数、译码、显示电路。
(5)计时时间和闹铃时间均可校正，校正时钟为单次脉冲。
设定的闹钟时间到达时，电路有持续30秒的有间断的声响提示，声响频率约为1000Hz。
内含课程设计报告及仿真文件
设计和要求：设计一个能显示分、时并有闹钟的数字电子钟逻辑电路，要求如下：(1)由石英多谐振荡器和分频器产生1/60Hz标准分脉冲。
(2)计时电路为“分电路”和“时电路”，“闹铃电路”只设计“时电路”。
(3)“分电路”为00—59的六十进制计数、译码、显示电路。
(4)“时电路”为00—23的二十四进制计数、译码、显示电路。
(5)计时时间和闹铃时间均可校正，校正时钟为单次脉冲。
设定的闹钟时间到达时，电路有持续30秒的有间断的声响提示，声响频率约为1000Hz。
内含课程设计报告及仿真文件
2023/12/15 3:43:42
844KB
杂牌对讲机(万能)写频软件(含驱动程序等)支持宝锋_步迅_超艺等.rar
2023/12/13 20:43:44
6.59MB