基于QuartusII的FPGA/CPLD数字系统设计实例中图法分类号:TP332.1/684周润景,图雅,张丽敏编著电子工业出版社第1章AlteraQuartusII开发流程1.1 QuartusII软件综述1.2 设计输入1.3 约束输入1.4 综合1.5 布局布线1.6 仿真1.7 编程与配置第2章 AlteraQuartusII的使用2.1 原理图和图表模块编辑2.2 文本编辑2.3 混合编辑(自底向上)2.4 混合编辑(自顶向下)第3章 门电路设计范例3.1 与非门电路3.2 或非门电路3.3 异或门电路3.4 三态门电路3.5 单向总线缓冲器3.6 双向总线缓冲器第4章 组合逻辑电路设计范例4.1 编码器4.2 译码器4.3 数据选择器4.4 数据分配器4.5 数值比较器4.6 加法器4.7 减法器第5章 触发器设计范例第6章 时序逻辑电路设计范例第7章 存储器设计范例第8章 数字系统设计范例第9章 可参数化宏模块及IP核的使用第10章 DSPBuilder设计范例第11章 基于FPGA的射频热疗系统的设计第12章 基于FPGA的直流电动机伺服系统的设计附录A 可编程数字开发系统简介参考文献
2025/6/3 1:49:08 12.76MB Quartus FPGA 设计实例
1
详细介绍了时钟资源、BlockRAM、TEMAC、LVDS、DDR3接口等结构及应用。
2025/5/20 7:46:05 58.95MB xilinx IP核
1
在9999年之前的任何quartusII版本都可以永久破解,超多IP核可供使用,使用本license文件时文件名不能有汉字和空格,在quartusII13.1亲测可用
2025/5/5 9:10:31 86KB quartus II license
1
基于verilog硬件描述语言设计的SM3算法IP核,通过vivado进行设计并调试通过,提供一个C语言的调用接口
2025/4/5 21:38:55 51KB sm3算法 C语言接口
1
该license适用于大多数Quartus,请自行替换license.dat文件中HOSTID
2025/4/5 7:13:15 30KB FPGA Quartu
1
SDRAM的IP核VerilogHDL源代码,绝对可用
2025/3/9 5:09:31 27KB SDRAM IP核 Verilog HDL
1
使用Vivado2018.2自定义IP,附上源码及教程,有详细的配置过程。

2025/1/11 11:40:04 73KB vivado IP
1
针对目前具体产品中算法实现复杂且基于计算机(PC)平台的纯软件环境等问题,提出了一种视频车辆跟踪的嵌入式实现方法。
利用可编程片上技术,使得视频检测摆脱PC平台的依赖。
以NiosII软核处理器和外设知识产权(IP)核为硬件平台,结合模拟/数字信号转换(A/D)和数字/模拟信号转换(D/A)的视频接口,以μC/OS为操作系统,实现了视频检测的硬件与软件结合的嵌入式检测技术。
最后实验验证了设计的有效性。
1
1,实现双口RAM,完全掌握调用IP核的流程;2,深入了解RAM,模拟1450字节数据,然后写入RAM,完成测试;
3,完成RAM读写测试,数据“顺序”输出。
2025/1/2 17:14:25 7.74MB FPGA RAM Verilog
1
ZYNQ驱动摄像头实时显示必备的IP核,VivadoVDMAIP核官方使用手册。
2024/12/17 20:41:01 1.56MB ZYNQ VDMA
1
共 82 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡