用VHDL编写的三个程序:简易频率计电子钟显示药片瓶装系统附代码和调试日志。
验收通过
2024/9/20 8:18:35 139KB 北邮 数字逻辑 报告
1
该程序是使用Verilog编写的SPI接口程序,同时可被VHDL调用,程序已经封装好,只需要将SPI接口引脚分配好,将所需传输的数据放入“senddata”中即可,同时提供了仿真时序图便于理解
2024/9/20 3:39:15 425KB Verilog FPGA
1
3.1VHDL语言基础3.2VHDL基本结构3.3VHDL语句3.4状态机在VHDL中的实现3.5常用电路VHDL程序3.6VHDL仿真3.7VHDL综合
2024/9/16 19:44:49 1.08MB VHDL
1
西工大计算机组成原理实验报告,包含实验所需所有资料以及老师的ppt,要交的两次报告,vhdl程序代码。
本人做的时候苦于网上没有资料,现在我做了与大家分享!建议好好研究一下,这个实验很有用的,特别对一系的同学来说。
1
类似电话拨号,按键显示在8个数码管上,内有具体的VHDL程序。
2024/9/3 20:28:36 153KB 按键 显示 VHDL
1
本书详细阐述了数字滤波器的实现原理、结构、方法及仿真测试过程,并通过大量工程实例分析其在FPGA实现过程中的具体技术细节。
以FPGA为开发平台,采用MATLAB及VHDL语言为开发工具,详细阐述了数字滤波器技术的FPGA实现原理、结构、方法和仿真测试过程,并通过大量工程实例分析FPGA实现过程中的具体技术细节,有完整的MATLAB及VHDL实例工程代码,有利于工程技术人员学习参考。
2024/9/2 21:53:03 195MB 数字滤波器 Matlab FPGA
1
VHDL实现加扰解扰程序,连在一起用modelism仿真,并通过下板子验证程序可以使用
2024/8/31 18:53:01 1.37MB 加扰 解扰
1
基于FPGA的数字密码锁设计(VHDl代码全_11个模块均调试通过
2024/8/30 7:40:41 1.32MB fpga 数字密码锁
1
基于VHDL的简易CPU设计(内附详细实验报告)
2024/8/27 16:41:07 2.55MB VHDL 简易CPU设计 数电实验
1
此代码可以看dds的设计方法和说涉及到的内容
2024/8/26 10:35:46 25.12MB VHDL
1
共 366 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡