EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。
总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。
并且使用QuartusII软件进行电路波形仿真,下载到EDA实验箱进行验证。
该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。
2025/9/21 15:19:19 528KB FPGA,数字钟
1
一、设计内容(利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计)二、设计要求1、具有时、分、秒的计数显示功能2、具有清零功能,可对数字时钟的小时、分钟进行调整3、12小时制和24小时制均可三、总体实现方案四、设计的详细步骤五、总结
2025/9/1 7:52:27 4.04MB EDA电子时钟 闹钟整点报时 源代码
1
《VHDL实用教程》(潘松王国栋编著).zip(4.6MB)ASICVHDLBasic.pdf(6.38MB)vhdl40个程序.zip(47.01KB)VHDL_design_techniques_for_flex_devices.ppt(497KB)vhdl100个例子.zip(342.4KB)vhdl-beginner.ppt(717.5KB)vhdlcoder.zip(47.41KB)VHDL经典教程.pdf(371.78KB)VHDL数字控制系统设计范例(经典).rar(6.29MB)VHDL数字控制系统设计范例(经典).zip(6.3MB)VHDL学习(哈工大ppt).pdf(620.74KB)VHDL硬件描述语言.ppt(226KB)VHDL-硬件描述语言.ppt(829KB)VHDL硬件描述语言基础.ppt(185.5KB)VHDL硬件描述语言与数字逻辑电路设计(西电版).rar(6.01MB)VHDL与数字电路设计.pdf(6.87MB)VHDL语法入门.ppt(133.5KB)VHDL语言介绍与设计实例.doc(197KB)数字电路EDA入门-VHDL程序实例集.PDF(3.08MB)台湾国家晶元设计中心VHDL内部培训资料(CIC).zip(2.86MB)ExamplesofVHDLDescriptions.pdf(278KB)TheVHDLGoldenReferenceGuide.pdf(255.8KB)VHDLProgrammingbyExample.4th.Ed.pdf(2.3MB)VHDLReferenceManual.pdf(1.06MB)VHDL编程基础.ppt(2.26MB)VHDL培训教程.PPT(670KB)VHDL与数字电路设计.ppt(3.22MB)VHDL语言详解.pdf(1.2MB)
2025/8/10 4:11:34 47.18MB VHDL培训教材
1
VHDL语言CPU设计报告用VHDL语言设计一个给定指令系统的CPU,实现FPGA下载
2025/8/1 0:17:19 53KB VHDL&CPU;
1
用VHDL语言编写的一位全加器,并实现四位全加器,串行连接
2025/7/16 6:33:23 213KB VHDL、全加器
1
FPGA源程序,用VHDL语言写的梁祝音乐歌曲。
程序简单,代码精炼!
2025/6/27 9:47:24 16KB VHDL FPGA
1
用VHDL语言使用状态机进行SPI读写并经测试成功!
2025/6/17 6:07:28 409KB VHDL,SPI
1
用VHDL语言编写的AD9826驱动程序,开发平台是QUARTUS-II5.0。
2025/6/4 20:23:23 1KB VHDL AD9826 驱动
1
用quartus2中的VHDL语言编写程序,实现音乐VHDL代码——友谊天长地久
2025/6/4 3:01:05 194KB FPGA VHDL
1
(1)按照实验要求设计简单ALU,能执行8种操作,分别为:1)加、减、增1、减1等4种8位算术运算;
2)与、或、非、异或等4种8位逻辑运算。
实现上,可以用一位M作为进行算术运算或逻辑运算的控制位,M=0时进行算术运算,M=1时进行逻辑运算。
另外用2位来表示4种操作。
(2)实现一些基本的PSW标志位:1)进位/借位的输出标志位C;
2)运算结果为零的输出标志位Z;
3)运算结果为溢出的输出标志位V;
4)运算结果为负数的输出标志位N。
(3)加减必须用最基本的1位全加器fa作为基础,可以采用直接由8次1位运算得到8位的操作;
也可以先构造4位加法器,再进一步实现8位加减运算。
注意:算术运算的两个操作数要求都是带符号数,即1位符号位和7位数据位。
2025/5/24 16:20:41 26KB ALU VHDL语言
1
共 111 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡