利用产生多项式产生PN序列PN序列PN序列
2024/10/23 19:54:54 435B PN MATLAB
1
PN,包含两个部分:1、word文档——readme进行理论分析,对比樊昌信通原(第六版)的相关理论知识,对于PN序列的产生进行了深入细致的理论分析,便于初学者更好地掌握PN序列的产生原理。
2、simulink演示模块——PN_code_generatoe.mdl一个简单的PN_code_generatoe.mdl的simulink演示模块,用来验证“1、word文档”理论的正确性。
2024/6/21 17:11:53 212KB PN序列 通信原理 simulink
1
OFDM系统中一种基于PN序列的频率同步算法及FPGA设计
2024/6/7 0:10:39 167KB OFDM PN 频率同步
1
本资源为CMI和HDB3的编译码在Quartus_28.0下的代码,FPGA芯片型号是(Cyclone-EP1C3T144C8)将资源下载后放到D盘根目录下解压即可,其中pn目录下为pn序列模块的产生(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
bm目录下为CMI/HDB3的编码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
ym目录下为CMI/HDB3的译码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
cmiall目录下为CMI/HDB3的整个编译码整个系统(整个系统的原理图文件,已经连接好,下载到FPGA调试通过,观察到pn序列CMI/DB3译码前后示波器观察的波形正确无误),资源还含有实验结果示波器拍摄对比图,本资源相当有参考价值,希望对大家有帮助!
2023/11/8 19:35:57 6.39MB VHDL CMI HDB3 编译码
1
基于verilog的BPSK,正弦波为载波,调制信号为PN序列,附硬件调频
2023/9/23 0:38:40 23.7MB FPGA
1
1.首先设计511位m序列(码源速率:组号*10k,例如第1组,为10k,第2组为20k,以此类推),作为数字调制的信号源,此模块不可使用现有控件;
在频域,比较511位m序列与伪随机PN序列的频谱;
2.设计QPSK通信系统的组成原理设计实现方案,提供原理图和Multisim仿真电路及仿真波形。
调制与解调模块不可使用现有控件;
载波频率自定,通常为MHz数量级;
相干解调直接采用与调制信号同频同相的正弦信号,无需设计本地载波恢复;
3.设计QPSK调制器与解调器中涉及的正弦信号与方波信号,此模块可使用现有控件;
4.设计QPSK调制器与解调器中涉及的串并变换与并串变换,此模块不可使用现有控件;
5.设计QPSK调制器与解调器中涉及的滤波器,此模块可使用现有控件,但需要详细说明滤波器的形式、设计的参数、滤波器的传递函数、滤波器的幅频特性等;
6.在时域,观察QPSK各模块输出波形、眼图;
在频域,观察已调信号、调制信号的频谱和传输带宽;
画出系统误码率与接收端信噪比SNR的关系;
7.将QPSK等做成子系统以便调用;
8.生成至少包含5种谐波分量的模拟信号源或是语音信号;
9.将5中的信号源利用Δm或是PCM量化后,用2中的QPSK系统传输并恢复;
10.在发送端与接收端之间加入白噪声,模拟高斯信道,信噪比自行设定。
分析6中的抗噪声功能,给出误比特率等功能参数;
11.撰写课程设计报告。
2023/1/13 11:20:37 38.04MB systemview QPSK  PCM
1
全面讲述了扩频通讯的原理及实现方法,包括pn序列生成,调制,扩频,解扩解调,pn码捕获跟踪等
2015/2/9 18:40:15 2.16MB 扩频 原理 实现 发送
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡