《扩频通信系统的FPGA设计》系统讲述了基于FPGA的直接扩频通信系统的设计方法以及相关软硬件开发知识，并结合经典的实例应用，使读者能够从硬件设计、软件开发和系统设计等方面系统掌握FPGA的使用方法和扩频通信系统原理。
《扩频通信系统的FPGA设计》共11章，主要内容包括：扩频通信系统基本原理；
FPGA设计基础方法；
数字信号处理的FPGA设计；
数字通信调制和解调的FPGA设计；
编码和译码的FPGA设计；
扩频通信发射机的FPGA设计；
扩频通信接收机各种同步的FPGA设计；
扩频通信接收机实例等部分。
《扩频通信系统的FPGA设计》共11章，主要内容包括：扩频通信系统基本原理；
FPGA设计基础方法；
数字信号处理的FPGA设计；
数字通信调制和解调的FPGA设计；
编码和译码的FPGA设计；
扩频通信发射机的FPGA设计；
扩频通信接收机各种同步的FPGA设计；
扩频通信接收机实例等部分。
68.57MB
1
ADC采集信号，FIFO缓存，通过串口发送数据到PC显示，Quartus工程；
具体说明可参考本人博客。
CSDN博客搜索：FPGADesigner
具体说明可参考本人博客。
CSDN博客搜索：FPGADesigner
2024/10/22 2:24:16
4.31MB
1
FPGA小系统：主芯片为EP2C8Q208C8，最小系统包括基本引出端口、ASJTAG下载接口、VGA接口、RS232串口、四位独立按键、flash、液晶接口、ps2接口。
2024/8/26 16:11:05
10.14MB
1
本教程分为3个文件（day1、day2、day3），系统介绍了AD9的电路原理图、PCB和FPGA嵌入系统的设计和调试环境的设置。
2024/3/16 19:10:42
16.57MB
1
设计一个系统：串口接收频率、相位控制字，控制的DAC输出波形（正弦波、三角波、锯齿波、方波、直流）设计中取DAC输出时钟为50MHz，波形存储深度为512点（取信号的一个周期），用matlab生成mif格式的文件分别存储正弦波、方波、三角波、锯齿波的数据。
含testbench，已在开发板上验证。
含testbench，已在开发板上验证。
2024/2/14 4:45:56
491KB
1
华清远见编著的《FPGA应用开发入门与典型实例》，文字版，非扫描版，超清晰pdf，和市面上的书籍内容一样，是修订版，你值得拥有第1章FPGA系统设计基础第2章从零开始设计FPGA最小系统第3章硬件描述语言VerilogHDL基础第4章硬件描述语言VerilogHDL设计进阶第5章FPGA设计开发软件QuartusII的使用技巧第6章FPGA设计开发软件ISE使用技巧第7章FPGA系统设计的仿真验证第8章基于FPGA的片上可编程系统(SOPC)设计第9章FPGA系统设计原则和技巧第10章利用FPGA实现外设通信接口第11章F
2023/12/28 23:58:56
14.62MB
1
基于OpenCL的FPGA计算系统设计指南，Springer出版社2018年4月出版，仅供学术交流。
如有侵权，删除。
如有侵权，删除。
2023/9/25 9:27:48
4.66MB
1
手把手教你学DSP--基于TMS320C55x光盘含电路图+代码陈泰红出版社：北京航空航天大学出版社本书(作者陈泰红、任胜杰、魏宇)以TMS320C55x系列高性能低功耗DSP为主，主要介绍了以数字信号处理器(DSP)为核心的实时数字信号处理器的硬件结构和片内外设，论述了eXpress算法标准软件尤其是CCS的使用，详细说明了DSP与外围接口电路的设计以及最小系统的设计，给出了DSP相关软件编程和开发调试，还介绍了MATLAB在数字信号处理中的应用和DSP／BIOS基础知识。
在介绍功能模块的基础上，列出了相应的实战项目开发实例，并讲述了DSP+FPGA复杂系统的设计。
本书提供的所有电路全部可实现，所有程序在设计的实验板上均已调试通过。
本书可以作为本科生和研究生学习DSP的教材，也可以作为DSP开发人员、广大电子制作爱好者的参考书。
在介绍功能模块的基础上，列出了相应的实战项目开发实例，并讲述了DSP+FPGA复杂系统的设计。
本书提供的所有电路全部可实现，所有程序在设计的实验板上均已调试通过。
本书可以作为本科生和研究生学习DSP的教材，也可以作为DSP开发人员、广大电子制作爱好者的参考书。
2023/9/10 2:14:18
18.54MB
1
篮球倒计时工程说明本项目包含2个按键和4位数码管显示，要求共同实现一个篮球24秒的倒计时，并具有暂停和重新计数复位的功能。
案例补充说明与单片机等实现模式相比，FPGA倒计时系统大大简化，整体功能和可靠性得到提高。
在篮球24秒倒计时的模块架构设计方面，只需要一级架构下的BCD译码模块、倒计时模块和数码管显示模块，即可实现24秒倒计时功能。
案例补充说明与单片机等实现模式相比，FPGA倒计时系统大大简化，整体功能和可靠性得到提高。
在篮球24秒倒计时的模块架构设计方面，只需要一级架构下的BCD译码模块、倒计时模块和数码管显示模块，即可实现24秒倒计时功能。
2023/2/5 23:30:14
58KB
1
本设计要求实现用VHDL语言设计交通灯，掌握利用FPGA的系统层次化设计实现实现多功能设计。
设计要求能够通过仿真和硬件测试，其中实现交通灯的点亮和形态的切换，以及时间的倒计时显示。
设计要求能够通过仿真和硬件测试，其中实现交通灯的点亮和形态的切换，以及时间的倒计时显示。
2023/2/4 6:10:31
530KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB