FPGA入门代码:实现两个8位二进制相加,其结果的范围应该在00000000到111111110之间,八位二进制数换算成三位十进制数最大为255,也就是说要输入两个000到255之间的数。
528KB FPGA
1
能设初始值,能实现加1,加2操作,并能在数码管上显示
2025/1/6 18:56:20 294KB verilog
1
使用VerilogHDL语言开发的简易十进制计算器。
输入为4*4矩阵键盘,输出为数码管,可进行一位十进制加减乘除运算。
FPGA芯片为CycloneIIEP2C8C208。
使用时管脚分配应根据实际硬件情况重新编订。
1
用8255/273实现简单的六位十进制计算器,使用4*4键盘输入,七段数码管显示输出
2024/5/20 17:47:07 415KB 8255 十进制计算器 六位
1
Androidstudio用SQLite实现课程表的增删查改功能,:实现详情浏览、编辑、及新增功能。
课程编号可以实现正则检查(编号规则XX00000,XX表示两位大写的字母,00000表示五位十进制数字),并保证编号的唯一性。
2023/10/31 2:44:07 135KB et
1
四则运算:从键盘输入一个十进制两位数的四则运算表达式,如23*56-(8*19)/6+67-8=,编程计算表达式的值,输出十进制结果(有可能是三位或四位十进制),+-*/位置任意。
并能反复执行直道对“还要继续吗?(y/n)”之类的提示回答“n”或“N”为止。
完整的汇编语言课程设计实验报告,并附有源代码
2023/8/24 18:15:50 92KB 汇编语言 四则运算 源代码
1
本文要设计一个8位十进制数字频率计,需要由四种器件来组成,即:测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division).因为是8位十进制数字频率计,所以计数器CNT10需用8个,7段显示LED7也需用8个.频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。
为此,测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK,一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。
如CLKK的输入频率为1HZ,则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号,可以作为闸门信号用。
由它对频率计的每一个计数器的使能端进行同步控制。
当CNT_EN高电平时允许计数,低电平时停止计数,并保持所计的数。
2023/8/10 10:24:18 126KB FPGA 频率计
1
工作原理:单片机具有较强的计算功能,利用控制器上的键盘显示即可设计简单的计算器。
把16个键分别赋予0~9十个数字键、+号键、—号键、×号键、÷号键、=键等,如键不够,也可以采用双功能键方式,即按下双功能键Shift,则下一次按的键为第二功能键。
根据平时操作的习惯,设计出具有加减乘除运算的电子计算器,输入为4位,输出为8位,分为二次输出,利用等于键分别显示高4位及低4位。
设计要求:1.参加运算的数据由按键输入;
2.要求能进行四位十进制数的加减乘除运算;
3.要求能进行双字节十六进制数的加减乘除运算;
4.运算结果大于四位时,采用自动分屏显示。
2023/7/17 18:49:54 88KB 单片机 计算器
1
置数的二十四进制计数器,约莫明晰,能够改为两位十进制数的计数器。
2023/4/16 10:26:01 90KB 二十四进制
1
从键盘读入两个两位十进制数,显示其和与差
2017/4/20 7:22:37 27KB 程序
1
共 13 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡