网上这个资源比较乱,改编自keil下的例程,已调试验证通过该模块启动STM32的AWU功能,采用LSI作为RTC时钟,周期性待机和唤醒单片机移植该模块:1、只需调用RTC_Alarm_Configuration配置启动函数,2、修改工作时间WORK_TIMES、待机时间STANDBY_TIMES,单位秒s, 设置的为32为闹钟寄存器,0-4294967295s(71582788.25min)
2025/12/24 5:37:03 2KB stm32f103 RTC 闹钟唤醒 单片机
1
基本要求:1. 设计一个有“时”、“分”、“秒”(23小时59分59秒)显示且有校时功能的电子钟。
2. 用中小规模集成电路组成电子钟,并在Multisim中进行组装、调试。
3. 画出框图和逻辑电路图,写出设计、实验总报告。
扩展功能:1. 闹钟系统(上午7点59分发出闹时信号,持续时间为1min)2. 整电报时.在59分51秒,53秒,55秒,57秒输出500Hz音频信号,在59分59秒输出1kHz信号,音响持续1秒,在1kHZ音响结束时刻为整点.
2025/12/22 19:51:53 722KB Multisim 数字钟
1
Qt课程设计,通讯录,含闹钟提醒功能,项目粗糙,但可以用于参考
2025/12/20 11:55:34 3.64MB Qt课程项目
1
本人亲自测试,可以运行,这个程序是我们上课时老师写的教学程序,简单易懂,拿出来和大家共享,和大家共同进步
2025/12/4 20:21:21 119KB 闹钟
1
老师布置的汇编课程设计,时钟加小闹钟,希望对大家有用。
2025/11/4 9:49:31 24KB 汇编 课程设计 小闹钟
1
此设计是数字时钟,包括ise工程,有闹钟,时钟,秒表,倒计时等功能,应用于CPU设计之中。
希望下载代码的不是XUPT的,更不要是107的。
2025/10/14 0:05:28 25.2MB FPGA
1
EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。
总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。
并且使用QuartusII软件进行电路波形仿真,下载到EDA实验箱进行验证。
该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。
2025/9/21 15:19:19 528KB FPGA,数字钟
1
1)实现数字时钟准确实时的计时与显示功能;
2)实现闹钟功能,即系统时间到达闹钟时间时闹铃响;
3)实现时间和闹钟时间的调时功能;
4)实现流水灯指示功能。
2025/9/21 13:04:28 1.97MB FPGA NIOS 电子钟
1
一、设计内容(利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计)二、设计要求1、具有时、分、秒的计数显示功能2、具有清零功能,可对数字时钟的小时、分钟进行调整3、12小时制和24小时制均可三、总体实现方案四、设计的详细步骤五、总结
2025/9/1 7:52:27 4.04MB EDA电子时钟 闹钟整点报时 源代码
1
使用vivad写的数字时钟,带有蜂鸣器闹钟功能,计时功能能,用vivado打开以后综合一下就可以用,使用的是nexysn4板子,别的板子请调整管脚
2025/8/23 20:37:47 465KB vivado
1
共 228 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡