本文档的作用内容详细介绍的是EDA使用教程之EDA设计技术实验指导书资料免费下载   实验包括了:组合逻辑电路设计,时序逻辑电路设计,异步计数器的设计,全加器的设计,七段数码管显示电路的设计,信号发生器设计,四人抢答器设计,有限状态机的设计,交通灯控制器设计,数字钟设计,出租车计费器设计,频率计的设计还有管脚PIN的资料
2024/11/2 7:39:50 2.37MB EDA/PCB
1
中国大学mooc猴博士爱讲课资源课时1数制及转换02课时2逻辑门电路可试看03课时3化简逻辑表达式04课时4组合逻辑电路的分析与设计05课时5最小项06课时6常用集成器件07课时7触发器08课时8计数器集成芯片09课时9分析时序逻辑电路10课时10脉冲波形的产生与整形
1
数字电子技术基础组合逻辑电路.ppt
2024/4/22 5:42:45 2.27MB 数字电子技术 组合逻辑电路 课件
1
计算机组成原理实验报告一:运算器实验1. 实验目的与要求:实验目的:(1)掌握算术逻辑运算器单元ALU(74LS181)的工作原理。
(2)掌握简单运算器的数据传输通道。
(3)验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
(4)能够按给定数据,完成实验指定的算术/逻辑运算。
实验要求:完成实验接线和所有练习题操作。
2024/3/22 13:03:21 54KB 计组 实验报告
1
北京大学数字逻辑设计实验课程讲义(2018年)目录:实验一:门电路延迟特性测量与仪器的使用实验二:全加器及组合逻辑电路的设计方法实验三:二位数值比较器实验四:译码器及其应用实验五:数据选择器及其应用实验六:读写存贮器实验七:触发器与移位寄存器实验八:计数器实验九:并行加减集成逻辑电路管脚图关于自主设计
1
基本逻辑门实验简单组合逻辑电路设计、组装与调测试三态门特性研究与典型应用中规模集成电路功能测试及应用加法器设计与实现触发器移位寄存器及其应用时序电路分析集成计数器及应用四相时钟分配器设计
1
整点报时行使组合逻辑电路方案EWB仿真计时芯片付与74LS90,具备整点报时校时以及闹钟成果
2023/5/1 10:05:40 11KB 数字钟
1
基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL,VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录
2023/4/30 20:14:32 14.95MB Quartus FPGA CPLD
1
设计一个具有四个用户的呼叫显示系统。
要求用四个开关的输出分别模仿用户的输出信号,优先权按用户编码依次递减,即1号的优先权最高,4号最低。
用数码管显示呼叫用户的编码数字,无用户呼叫时显示“0”。
若同时有几个用户呼叫时,则显示优先权最高的用户编码,并用蜂鸣器声响提示有用户呼叫。
1
设计一个具有四个用户的呼叫显示系统。
要求用四个开关的输出分别模仿用户的输出信号,优先权按用户编码依次递减,即1号的优先权最高,4号最低。
用数码管显示呼叫用户的编码数字,无用户呼叫时显示“0”。
若同时有几个用户呼叫时,则显示优先权最高的用户编码,并用蜂鸣器声响提示有用户呼叫。
1
共 15 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡