本系统由三角波信号发生器和三角波信号参数测试仪两部分构成。
信号发生器以FPGA为控制核心，基于直接数字频率合成原理，能够产生频率、幅度、占空比连续可调的三角波信号，频率范围1Hz~1MHz，幅度范围40mV~4V，占空比1%~99%。
三角波信号参数测试仪以等精度法实现了精度为10-6的三角波频率测量；
以数字峰值检波的方法实现了幅度测量，精度优于1%；
以多点求均值的方法降低了求取斜率的误差，精度优于1%。
信号发生器以FPGA为控制核心，基于直接数字频率合成原理，能够产生频率、幅度、占空比连续可调的三角波信号，频率范围1Hz~1MHz，幅度范围40mV~4V，占空比1%~99%。
三角波信号参数测试仪以等精度法实现了精度为10-6的三角波频率测量；
以数字峰值检波的方法实现了幅度测量，精度优于1%；
以多点求均值的方法降低了求取斜率的误差，精度优于1%。
2024/3/21 9:53:25
584KB
1
是本人的一门实验课程课题，通过要求，精心写的一份报告，内附vhdl代码，和模块分析
2023/12/6 9:14:08
321KB
1
设计一个用等精度测频原理的频率计。
频率测量测量范围1~9999；
其精度为；
用4位带小数点数码管显示其频率；
并且具有超量程、欠量程提示功能
频率测量测量范围1~9999；
其精度为；
用4位带小数点数码管显示其频率；
并且具有超量程、欠量程提示功能
2023/8/19 18:23:44
150KB
1
已经过modelsim仿真验证，实际操作中可以串口发生NC和NX的值以供计算，误差＜0.01%，频率范围1hz-150Mhz
2023/3/4 16:24:16
17.56MB
1
测量频率采用等精度法，信号通过高速比较器直接接入FPGA。
本题难点是测量时间间隔，相对误差10^-2，时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。
本题难点是测量时间间隔，相对误差10^-2，时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。
2023/2/15 11:02:12
16.31MB
1
基于FPGA的100M频率计设计功能描述：该频率计是以FPGA为核心器件，嵌入mc8051IP核，并以整形电路、1602液晶显示器等作为核心设计而成的等精度频率计。
通过1602液晶显示被测频率值、周期、脉宽、占空比，闸门时间在0.1—10S连续可调，测量范围为0.1Hz—100MHz。
通过1602液晶显示被测频率值、周期、脉宽、占空比，闸门时间在0.1—10S连续可调，测量范围为0.1Hz—100MHz。
2017/8/6 17:54:47
14.93MB
1
通过51单片机，采用等精度测量法，可以测量1～1M以内的信号的频率，测量精度在＜1/1000，并通过LCD1602显示。
程序包内提供C51原程序代码（采用keil开发）和仿真电路图（采用proteus开发)。
并可通过外部添加分频器来扩展测量量程。
程序编写合理，方便阅读，容易扩展。
程序包内提供C51原程序代码（采用keil开发）和仿真电路图（采用proteus开发)。
并可通过外部添加分频器来扩展测量量程。
程序编写合理，方便阅读，容易扩展。
2018/4/4 13:20:10
99KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB