大学,数字逻辑基础与verilog硬件描述语言课后答案。
通过verilog语言
2024/11/19 5:39:49 1.05MB verilog
1
本系统是采用EDA技术设计的一个简易的八音符电子琴和音乐发生器,该系统基于计算机中时钟分频器的原理,采用自顶向下的设计方法来实现,它可以通过按键输入来控制音响。
系统由乐曲自动演奏模块、乐器演示模块琴/乐功能选择模块、音调发生模块和数控分频模块五个部分组成。
系统实现是用硬件描述语言VHDL按模块化方式进行设计,然后进行编程、时序仿真、整合。
本系统功能比较齐全,有一定的使用价值。
2024/11/12 18:56:54 147KB 电子琴 EDA VHDL
1
本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构,以及利用该语言在各种层次上对数字系统的建模方法。
书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。
第3版中添加了与Verilog2001有关的新内容。
本书是VerilogHDL的初级读本,可作为计算机、电子、电气及自控等专业相关课程的教材,也可用作相关科研人员的参考书。
2024/10/18 4:36:15 4.74MB Verilog
1
aes128位数据加密算法源码,有veriolg硬件描述语言写的
2024/10/8 12:41:01 13.32MB aes、veriolg
1
mBnB码是光纤通信系统中常用的码型之一,本次设计了一种简单实用的5B6B编码方法,并提出了用Altera开发系统的硬件描述语言VHDL实现全数字5B6B编译码电路的设计思想和方法,最后给出了波形仿真结果。
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL语言设计方法。
关键词:5B6B码;FPGA;VHDL语言;波形仿真
2024/10/7 8:55:27 512KB 5B6B 码; FPGA; VHDL
1
该代码实现了基于Cordic算法的双曲函数计算,程序用硬件描述语言Verilog实现。
并与ISE自带的Cordic算法IP核作了计算比较,可用ISE自带Isim软件仿真。
2024/9/24 6:14:31 2.4MB 双曲函数
1
DAC902的硬件描述语言,产生频率为1M左右的三角波,改下码表就可以产生正弦波。
2024/9/8 8:33:55 2KB DAC902
1
VerilogHDL是硬件描述语言的一种,用于数字电子系统设计。
它允许设计者用它来进行各种级别的逻辑设计,可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。
它是目前应用最广泛的一种硬件描述语言。
据有关文献报道,目前在美国使用VerilogHDL进行设计的工程师大约有60000人,全美国有200多所大学教授用Verilog硬件描述语言的设计方法。
在我国台湾地区几乎所有著名大学的电子和计算机工程系都讲授Verilog有关的课程。
2024/9/7 17:41:01 1.73MB Verilog
1
人民邮电出版社,PDF格式
2024/8/7 0:48:49 14.5MB verilog
1
利用FPGA的点阵,=显示文字,字母或者其他的东西,可以有不同字符变化。
整个代码是基于vhdl写的,单一文件,是学习硬件描述语言中,许多老师可能会要求完成的作业,希望有帮助
2024/7/7 10:32:37 1.97MB 点阵显示
1
共 46 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡