2001年全国电子设计大赛波形发生器，可以产生正弦波，矩形波，方波以及三种波形的叠加。
频率可控，步进100HZ。
频率可控，步进100HZ。
2025/11/29 5:48:01
23.82MB
1
1.单极性非归零码（NRZ码）2.双极性非归零码（NRZ码）3.单极性归零码（RZ码）4.双极性归零码（RZ码）5.差分码6.交替极性码（AMI码）7.分相码（曼彻斯特码）8.编码信号反转码（CMI码）
2025/11/26 12:23:22
146KB
1
在数字信号处理领域，小波变换无论在理论研究还是工程应用方面都具有广泛的价值，因此高性能离散小波变换的FPGA实现架构的研究就显得尤为重要。
本文针对db8(Daubechies8)小波设计了一个16阶16位的正、反变换系统，用DE2开发板进行了系统验证，在FPGA的逻辑单元资源消耗12%的情况下，正、反变换的最高时钟频率分别达到了217.72MHz、217.58MHz
本文针对db8(Daubechies8)小波设计了一个16阶16位的正、反变换系统，用DE2开发板进行了系统验证，在FPGA的逻辑单元资源消耗12%的情况下，正、反变换的最高时钟频率分别达到了217.72MHz、217.58MHz
2025/11/16 20:06:37
1.13MB
1
题目：电子密码锁内容：设计一个4位串行数字锁1．开锁代码为4位二进制，当输入代码的位数与锁内给定的密码一致，且按规定程序开锁时，方可开锁。
否则进入“错误”状态，发出报警信号。
2．锁内的密码可调，且预置方便，保密性好。
3．串行数字锁的报警，直到按下复位开关，才停下。
此时，数字锁又自动等待下一个开锁状态。
否则进入“错误”状态，发出报警信号。
2．锁内的密码可调，且预置方便，保密性好。
3．串行数字锁的报警，直到按下复位开关，才停下。
此时，数字锁又自动等待下一个开锁状态。
2025/11/10 21:46:23
324KB
1
本代码是基于FPGA编写的，采用的开发语言是verilog语言，实现的是一个数字时钟：包括小时、分钟、秒，包括对数字时钟的时间调节等动能！
2025/11/5 19:43:49
14KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB