PTW格式图像是一种非通用图像格式，为了便于研究，将其转化成BMP格式图像。
使用VC++6.0读取PTW格式的源文件数据，将其14位的像素数据转换成8位的像素数据以及24位灰度像素数据。
编程实现的结果表明转换后的灰度图画面清晰、层次分明。
并对转换后的8位BMP图像进行了图像增强、点运算、边缘检测和伪彩色处理，更深层次地了解了图像信息。
使用VC++6.0读取PTW格式的源文件数据，将其14位的像素数据转换成8位的像素数据以及24位灰度像素数据。
编程实现的结果表明转换后的灰度图画面清晰、层次分明。
并对转换后的8位BMP图像进行了图像增强、点运算、边缘检测和伪彩色处理，更深层次地了解了图像信息。
853KB
1
FFMPEG工程浩大，可以参考的书籍又不是很多，因此很多刚学习FFMPEG的人常常感觉到无从下手。
因此特地分离出了一个简单的视频编码器供学习之用。
该视频编码器实现了YUV420P像素数据编码为H.264码流尽管该视频编码器的代码十分简单，但是几乎包含了使用FFMPEG编码一个视频所有必备的API。
十分适合FFmpeg的初学者。
工程基于VC2010。
使用了2014.5.6版本的FFmpeg类库。
注：这是修正版，增加了flush_encoder()函数
因此特地分离出了一个简单的视频编码器供学习之用。
该视频编码器实现了YUV420P像素数据编码为H.264码流尽管该视频编码器的代码十分简单，但是几乎包含了使用FFMPEG编码一个视频所有必备的API。
十分适合FFmpeg的初学者。
工程基于VC2010。
使用了2014.5.6版本的FFmpeg类库。
注：这是修正版，增加了flush_encoder()函数
2025/11/24 9:43:02
13.21MB
1
NatCorder是适用于iOS，Android，macOS和Windows的轻巧，易于使用的全功能视频录制API。
使用NatCorder，您可以记录屏幕，特定的游戏摄像头，纹理，原始像素数据等。
您还可以录制来自音频源，听众和自定义源的游戏音频。
NatCorder经过高度优化，以较低的内存占用量实现速度。
功能包括：-快速燃烧。
NatCorder是经过高度优化的性能。
-记录任何东西！记录所有可以渲染到纹理中的东西。
无论是游戏视图，UI，相机还是纹理，NatCorder都可以记录下来。
-自定义分辨率。
以高达全高清（1920x1080）的分辨率录制，甚至在支持它的设备上
使用NatCorder，您可以记录屏幕，特定的游戏摄像头，纹理，原始像素数据等。
您还可以录制来自音频源，听众和自定义源的游戏音频。
NatCorder经过高度优化，以较低的内存占用量实现速度。
功能包括：-快速燃烧。
NatCorder是经过高度优化的性能。
-记录任何东西！记录所有可以渲染到纹理中的东西。
无论是游戏视图，UI，相机还是纹理，NatCorder都可以记录下来。
-自定义分辨率。
以高达全高清（1920x1080）的分辨率录制，甚至在支持它的设备上
2025/11/20 9:11:17
359KB
1
内容概要：本文通过简单的代码实例，以及略猥琐的图片demo，展示了canvas在图像像素数据操作方面的常用接口。
至于如何利用这几个接口实现更复杂的效果，则会在后续章节里继续讲述。
一、canvas图片填充；
2、设置/获取canvas图片数据；
3、创建canvas图片数据；
4、关于imageData.data的一点补充；
demo_01如下：demo说明：加载xiangjishi.png，加载完成后，从相对于画布左上角坐标(0,0)处开始，将xiangjishi.png绘制在画布上，效果如下：看到这里，可能对于context.drawImage(image,x,y,width,height)里四个参
至于如何利用这几个接口实现更复杂的效果，则会在后续章节里继续讲述。
一、canvas图片填充；
2、设置/获取canvas图片数据；
3、创建canvas图片数据；
4、关于imageData.data的一点补充；
demo_01如下：demo说明：加载xiangjishi.png，加载完成后，从相对于画布左上角坐标(0,0)处开始，将xiangjishi.png绘制在画布上，效果如下：看到这里，可能对于context.drawImage(image,x,y,width,height)里四个参
2025/11/3 2:53:12
308KB
1
边缘检测是数字图像处理中的一个基础且重要的概念，它用于识别图像中的边界，这些边界通常对应于物体的轮廓。
在硬件实现中，如使用VERILOG这种硬件描述语言（HDL），可以创建高效的边缘检测电路，这对于嵌入式系统、计算机视觉应用以及实时图像处理非常有用。
VERILOG是一种广泛使用的HDL，它允许工程师用类似于编程的语言来描述数字系统的逻辑功能。
通过VERILOG编写的代码可以在FPGA（现场可编程门阵列）或ASIC（应用专用集成电路）上实现，以硬件的形式执行特定的算法，如边缘检测。
边缘检测通常涉及一系计算图像像素的差分或梯度。
其中，最经典的算法之一是Sobel算子，它利用水平和垂直方向的一组滤波器对图像进行卷积，以找出强度变化的区域。
在VERILOG中实现Sobel算子，我们需要定义滤波器系数，并编写逻辑来计算像素邻域内的差分。
以下是可能的VERILOG代码结构：1.**模块定义**：定义一个名为“edge_detector”的模块，输入为原始图像的像素数据，输出为边缘检测后的结果。
可能还需要控制信号，如时钟和使能信号。
```verilogmoduleedge_detector(input[PIXEL_WIDTH-1:0]img_in,//输入图像像素outputreg[PIXEL_WIDTH-1:0]edge_out,//输出边缘像素inputclk,//时钟inputrst//重置信号);```2.**内部变量**：声明用于存储滤波器权重和中间结果的变量。
```verilogreg[PIXEL_WIDTH-1:0]horz_weight,vert_weight;//滤波器权重reg[PIXEL_WIDTH-1:0]horz_diff,vert_diff;//水平和垂直差分```3.**滤波器定义**：定义Sobel算子的水平和垂直滤波器权重。
```verilogparameterSOBEL_X={};//水平滤波器权重parameterSOBEL_Y={};//垂直滤波器权重```4.**计算差分**：在时钟的上升沿，对图像进行卷积并计算差分。
```verilogalways@(posedgeclk)beginif(!rst)beginedge_outTHRESHOLD)edge_out＜='1;//达到阈值则认为是边缘，否则设为0end```6.**结束模块定义**：关闭模块。
```verilogendmodule```这个模块可以被综合到FPGA硬件中，实现高速、低延迟的边缘检测。
在实际应用中，可能还需要考虑图像的滚动缓冲、多级缓存和并行处理以提高效率。
VERILOG实现的边缘检测不仅涉及到图像处理的基本概念，还涵盖了数字逻辑设计、并行处理和实时系统设计等多个领域。
理解和实现这样的系统有助于提升硬件设计者在数字信号处理和嵌入式系统设计方面的技能。
在硬件实现中，如使用VERILOG这种硬件描述语言（HDL），可以创建高效的边缘检测电路，这对于嵌入式系统、计算机视觉应用以及实时图像处理非常有用。
VERILOG是一种广泛使用的HDL，它允许工程师用类似于编程的语言来描述数字系统的逻辑功能。
通过VERILOG编写的代码可以在FPGA（现场可编程门阵列）或ASIC（应用专用集成电路）上实现，以硬件的形式执行特定的算法，如边缘检测。
边缘检测通常涉及一系计算图像像素的差分或梯度。
其中，最经典的算法之一是Sobel算子，它利用水平和垂直方向的一组滤波器对图像进行卷积，以找出强度变化的区域。
在VERILOG中实现Sobel算子，我们需要定义滤波器系数，并编写逻辑来计算像素邻域内的差分。
以下是可能的VERILOG代码结构：1.**模块定义**：定义一个名为“edge_detector”的模块，输入为原始图像的像素数据，输出为边缘检测后的结果。
可能还需要控制信号，如时钟和使能信号。
```verilogmoduleedge_detector(input[PIXEL_WIDTH-1:0]img_in,//输入图像像素outputreg[PIXEL_WIDTH-1:0]edge_out,//输出边缘像素inputclk,//时钟inputrst//重置信号);```2.**内部变量**：声明用于存储滤波器权重和中间结果的变量。
```verilogreg[PIXEL_WIDTH-1:0]horz_weight,vert_weight;//滤波器权重reg[PIXEL_WIDTH-1:0]horz_diff,vert_diff;//水平和垂直差分```3.**滤波器定义**：定义Sobel算子的水平和垂直滤波器权重。
```verilogparameterSOBEL_X={};//水平滤波器权重parameterSOBEL_Y={};//垂直滤波器权重```4.**计算差分**：在时钟的上升沿，对图像进行卷积并计算差分。
```verilogalways@(posedgeclk)beginif(!rst)beginedge_outTHRESHOLD)edge_out＜='1;//达到阈值则认为是边缘，否则设为0end```6.**结束模块定义**：关闭模块。
```verilogendmodule```这个模块可以被综合到FPGA硬件中，实现高速、低延迟的边缘检测。
在实际应用中，可能还需要考虑图像的滚动缓冲、多级缓存和并行处理以提高效率。
VERILOG实现的边缘检测不仅涉及到图像处理的基本概念，还涵盖了数字逻辑设计、并行处理和实时系统设计等多个领域。
理解和实现这样的系统有助于提升硬件设计者在数字信号处理和嵌入式系统设计方面的技能。
2025/8/4 9:34:58
2.93MB
1
### ICETEK-DM365-LCD-43V1原理图解析
#### 原理图概述
本文档将详细介绍“ICETEK-DM365-LCD-43V1原理图”中的关键组件和技术细节。
该原理图主要用于指导ICETEK-DM365-LCD-43V1显示屏的设计与组装，涵盖了电源管理、信号传输、显示控制等核心领域。
#### 电源管理部分
- **TPS61042**: 这是一款高效的DC-DC升压转换器，用于从输入电压VIN产生稳定的5V输出VCC_5V。
其工作频率高，能够在小体积下实现高效能。
- **C8 (4.7uF/10V)**: 为TPS61042提供必要的滤波电容，确保输出电压稳定。
- **R7 (10K)**: 用于调节TPS61042的输出电压，通过外部电阻可以设定不同的输出电压值。
- **VCC_5V**: TPS61042产生的稳定5V电源输出，为整个系统提供必要的电力支持。
#### 显示屏背光驱动电路
- **L1 (4.7uH)**: 小型电感器，用于背光驱动电路中的升压转换。
- **D1**: 背光驱动电路中的二极管，通常选用高速恢复二极管或肖特基二极管，用于防止电流倒流。
- **C7 (2.2uF/50V)**: 高压滤波电容，用于稳定背光驱动电路的输出电压。
- **LED**: 指示灯或背光LED，由背光驱动电路供电。
- **BACKLIGHT_FB**: 背光反馈信号，用于调节背光亮度，通常连接至控制芯片的反馈引脚。
#### 显示控制器接口
- **DSS_HSYNC**: 水平同步信号，用于同步水平扫描周期。
- **DSS_VSYNC**: 垂直同步信号，用于同步垂直扫描周期。
- **DSS_PCLK**: 像素时钟信号，用于同步像素数据的发送。
- **DSS_ACBIAS**: AC偏置信号，用于改善显示效果，减少图像残留。
#### 显示数据接口
- **DSS_DATA0-DSS_DATA23**: 数据线接口，用于传输显示数据至显示屏。
- **DSS_HSYNC-DSS_VSYNC**: 同步信号线，用于同步显示数据的传输。
#### 显示屏驱动部分
- **U2 (NO-POP)**: 显示屏驱动芯片，负责处理从控制器接收到的数据，并驱动显示屏显示图像。
- **C1-C6 (NO-POP)**: 与U2配套使用的滤波电容，用于滤除噪声，提高信号质量。
- **R1-R5 (33R/0R/330R)**: 电阻器，用于信号线路的匹配和限流。
- **R9-R11 (NO-POP/1K)**: 用于特定功能的电阻器，如信号分压或限流等。
#### 显示屏接口
- **LCD_3V3**: 显示屏工作电压3.3V。
- **LCD_DEN**: 显示使能信号，用于控制显示屏的开启与关闭。
- **LCD_CLKIN**: 显示时钟输入信号，用于同步显示数据的传输。
- **LCD_VSHYC/LCD_HSHYC**: 显示电压调节信号，用于优化显示效果。
- **LCD_LED- / LCD_LED+**: 显示屏背光LED正负极接口。
- **R0-R7**: 显示屏数据线接口，用于传输显示数据。
- **G0-G7/B0-B7**: 显示屏地址线接口，用于定位像素位置。
- **DCLK**: 数据时钟信号，用于同步显示数据的传输。
- **DISP**: 显示信号，用于控制显示状态。
- **HSYNC/VSYNC**: 水平同步/垂直同步信号，用于同步显示刷新周期。
#### 其他重要接口
- **I2C1_SDA/I2C1_SCL**: I2C通信接口，用于与其他设备进行数据交换。
- **VCC_1V8/VCC_3V3/VCC_5V**: 提供不同电压级别的电源接口。
- **GPIO**: 通用输入输出接口，可用于扩展功能。
- **RESOUTN**: 复位信号输出，用于复位显示屏驱动芯片。
- **MCSPI1_CLK/MCSPI1_SIMO/MCSPI1_SOMI/MCSPI1_CS0**: SPI通信接口，用于与显示屏驱动芯片进行数据交互。
“ICETEK-DM365-LCD-43V1原理图”涵盖了显示屏系统的电源管理、显示控制、信号传输等多个方面，通过细致分析这些组件及其相互之间的连接方式，可以深入了解ICETEK-DM365-LCD-43V1显示屏的工作原理及设计细节。
这对于从事相关硬件开发和维护的技术人员来说是非常宝贵的参考资料。
#### 原理图概述
本文档将详细介绍“ICETEK-DM365-LCD-43V1原理图”中的关键组件和技术细节。
该原理图主要用于指导ICETEK-DM365-LCD-43V1显示屏的设计与组装，涵盖了电源管理、信号传输、显示控制等核心领域。
#### 电源管理部分
- **TPS61042**: 这是一款高效的DC-DC升压转换器，用于从输入电压VIN产生稳定的5V输出VCC_5V。
其工作频率高，能够在小体积下实现高效能。
- **C8 (4.7uF/10V)**: 为TPS61042提供必要的滤波电容，确保输出电压稳定。
- **R7 (10K)**: 用于调节TPS61042的输出电压，通过外部电阻可以设定不同的输出电压值。
- **VCC_5V**: TPS61042产生的稳定5V电源输出，为整个系统提供必要的电力支持。
#### 显示屏背光驱动电路
- **L1 (4.7uH)**: 小型电感器，用于背光驱动电路中的升压转换。
- **D1**: 背光驱动电路中的二极管，通常选用高速恢复二极管或肖特基二极管，用于防止电流倒流。
- **C7 (2.2uF/50V)**: 高压滤波电容，用于稳定背光驱动电路的输出电压。
- **LED**: 指示灯或背光LED，由背光驱动电路供电。
- **BACKLIGHT_FB**: 背光反馈信号，用于调节背光亮度，通常连接至控制芯片的反馈引脚。
#### 显示控制器接口
- **DSS_HSYNC**: 水平同步信号，用于同步水平扫描周期。
- **DSS_VSYNC**: 垂直同步信号，用于同步垂直扫描周期。
- **DSS_PCLK**: 像素时钟信号，用于同步像素数据的发送。
- **DSS_ACBIAS**: AC偏置信号，用于改善显示效果，减少图像残留。
#### 显示数据接口
- **DSS_DATA0-DSS_DATA23**: 数据线接口，用于传输显示数据至显示屏。
- **DSS_HSYNC-DSS_VSYNC**: 同步信号线，用于同步显示数据的传输。
#### 显示屏驱动部分
- **U2 (NO-POP)**: 显示屏驱动芯片，负责处理从控制器接收到的数据，并驱动显示屏显示图像。
- **C1-C6 (NO-POP)**: 与U2配套使用的滤波电容，用于滤除噪声，提高信号质量。
- **R1-R5 (33R/0R/330R)**: 电阻器，用于信号线路的匹配和限流。
- **R9-R11 (NO-POP/1K)**: 用于特定功能的电阻器，如信号分压或限流等。
#### 显示屏接口
- **LCD_3V3**: 显示屏工作电压3.3V。
- **LCD_DEN**: 显示使能信号，用于控制显示屏的开启与关闭。
- **LCD_CLKIN**: 显示时钟输入信号，用于同步显示数据的传输。
- **LCD_VSHYC/LCD_HSHYC**: 显示电压调节信号，用于优化显示效果。
- **LCD_LED- / LCD_LED+**: 显示屏背光LED正负极接口。
- **R0-R7**: 显示屏数据线接口，用于传输显示数据。
- **G0-G7/B0-B7**: 显示屏地址线接口，用于定位像素位置。
- **DCLK**: 数据时钟信号，用于同步显示数据的传输。
- **DISP**: 显示信号，用于控制显示状态。
- **HSYNC/VSYNC**: 水平同步/垂直同步信号，用于同步显示刷新周期。
#### 其他重要接口
- **I2C1_SDA/I2C1_SCL**: I2C通信接口，用于与其他设备进行数据交换。
- **VCC_1V8/VCC_3V3/VCC_5V**: 提供不同电压级别的电源接口。
- **GPIO**: 通用输入输出接口，可用于扩展功能。
- **RESOUTN**: 复位信号输出，用于复位显示屏驱动芯片。
- **MCSPI1_CLK/MCSPI1_SIMO/MCSPI1_SOMI/MCSPI1_CS0**: SPI通信接口，用于与显示屏驱动芯片进行数据交互。
“ICETEK-DM365-LCD-43V1原理图”涵盖了显示屏系统的电源管理、显示控制、信号传输等多个方面，通过细致分析这些组件及其相互之间的连接方式，可以深入了解ICETEK-DM365-LCD-43V1显示屏的工作原理及设计细节。
这对于从事相关硬件开发和维护的技术人员来说是非常宝贵的参考资料。
2025/5/20 15:55:55
22KB
1
本程序实现了YUV像素数据编码为视频码流（H.265，H264，MPEG2，VP8等等）。
是最简单的FFmpeg视频编码方面的教程。
它包含以下两个子项目：simplest_ffmpeg_video_encoder：最简单的基于FFmpeg的视频编码器。
使用libavcodec和libavformat编码并且封装视频。
simplest_ffmpeg_video_encoder_pure：最简单的基于FFmpeg的视频编码器-纯净版。
仅使用libavcodec编码视频，不使用libavformat。
1.2版本增加了多平台下编译的支持：Windows，MacOS，以及Linux。
是最简单的FFmpeg视频编码方面的教程。
它包含以下两个子项目：simplest_ffmpeg_video_encoder：最简单的基于FFmpeg的视频编码器。
使用libavcodec和libavformat编码并且封装视频。
simplest_ffmpeg_video_encoder_pure：最简单的基于FFmpeg的视频编码器-纯净版。
仅使用libavcodec编码视频，不使用libavformat。
1.2版本增加了多平台下编译的支持：Windows，MacOS，以及Linux。
2024/5/31 3:22:55
30.96MB
1
手写数字集MNIST使用matlab处理后得到的mnist_uint8.mat数据。
数据为uint8类型的图像像素数据，包含train_x,train_y,test_x,test_y,每项都是一行向量的方式存储的。
数据为uint8类型的图像像素数据，包含train_x,train_y,test_x,test_y,每项都是一行向量的方式存储的。
2023/12/2 9:05:28
11.3MB
1
手写数字集MNIST运用matlab处理后得到的mnist_uint8.mat数据。
数据为uint8类型的图像像素数据，包含train_x,train_y,test_x,test_y,每项都是一行向量的方式存储的。
数据为uint8类型的图像像素数据，包含train_x,train_y,test_x,test_y,每项都是一行向量的方式存储的。
2017/2/23 12:32:55
11.29MB
1
本项目包含如下几种视音频数据解析示例：(1)像素数据处理程序。
包含RGB和YUV像素格式处理的函数。
(2)音频采样数据处理程序。
包含PCM音频采样格式处理的函数。
(3)H.264码流分析程序。
可以离散并解析NALU。
(4)AAC码流分析程序。
可以离散并解析ADTS帧。
(5)FLV封装格式分析程序。
可以将FLV中的MP3音频码流离散出来。
(6)UDP-RTP协议分析程序。
可以将分析UDP/RTP/MPEG-TS数据包。
包含RGB和YUV像素格式处理的函数。
(2)音频采样数据处理程序。
包含PCM音频采样格式处理的函数。
(3)H.264码流分析程序。
可以离散并解析NALU。
(4)AAC码流分析程序。
可以离散并解析ADTS帧。
(5)FLV封装格式分析程序。
可以将FLV中的MP3音频码流离散出来。
(6)UDP-RTP协议分析程序。
可以将分析UDP/RTP/MPEG-TS数据包。
2021/9/10 12:31:29
23.81MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB