搜索【A/D　FPGA】的结果-好快吧下载

Synplify201809百度网盘.txt

FPGA综合工具Synplify的2018版本，windows版本，亲测可用。
如果有成绩，可以直接私聊我！

2015/9/12 14:35:33 75B FPGA 综合 Synplify

1

FPGA完成人脸识别算法

FPGA人脸识别

2020/7/22 6:09:42 2.45MB 人脸识别 FPGA

1

FPGA完成人脸识别算法

FPGA人脸识别

2020/7/22 6:09:42 2.45MB 人脸识别 FPGA

1

用Verilog实现整数转浮点数

经过Verilog实现整数转浮点数，用MATLAB将数据有整数转浮点数，与FPGA实现

2021/9/1 9:38:03 218KB FPGA 整数转浮点数

1

用Verilog实现整数转浮点数

经过Verilog实现整数转浮点数，用MATLAB将数据有整数转浮点数，与FPGA实现

2021/9/1 9:38:03 218KB FPGA 整数转浮点数

1

基于VerilogHDL的SPWM全数字算法的FPGA实现

在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。

2020/2/7 2:39:34 389KB Actel FPGA，SPWM，DDS，Verilog HDL

1

基于VerilogHDL的SPWM全数字算法的FPGA实现

在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。

2020/2/7 2:39:34 389KB Actel FPGA，SPWM，DDS，Verilog HDL

1

w5500TCP/IP协议栈FPGA源码

w5500TCP/IP协议栈FPGA源码verilog开辟

2020/7/7 10:24:22 7KB W5500 Verilo

1

w5500TCP/IP协议栈FPGA源码

w5500TCP/IP协议栈FPGA源码verilog开辟

2020/7/7 10:24:22 7KB W5500 Verilo

1

fpga项目所需的字模转mif文件C2Mif.exe

CrazyBingo开发的一款免费供大家运用的C2Mif程序，用于fpga项目所需的字模转mif文件

2015/3/13 16:05:20 172KB fpga c 转 mif

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源