最详细易懂的CRC-16校验原理（附源程序）循环校验码（CRC码）：是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。

Kohonen神经网络算法工作机理为：网络学习过程中，当样本输入网络时，竞争层上的神经元计算输入样本与竞争层神经元权值之间的欧几里德距离，距离最小的神经元为获胜神经元。
调整获胜神经元和相邻神经元权值，使获得神经元及周边权值靠近该输入样本。
通过反复训练，最终各神经元的连接权值具有一定的分布，该分布把数据之间的相似性组织到代表各类的神经元上，使同类神经元具有相近的权系数，不同类的神经元权系数差别明显。
需要注意的是，在学习的过程中，权值修改学习速率和神经元领域均在不断较少，从而使同类神经元逐渐集中。

这是一套抽象代数的经典教材，共两卷，被誉为“代数学圣经”，可谓一书在手，代数拥有。
作者NathanJacobson是代数领域的大师级人物，生前是耶鲁大学正教授，美国科学院院士、艺术与科学院院士、美国数学会主席，曾获美国数学会终身成就奖（Steel奖）。

刚刚上传了本项目的发布软件，现在上传源代码。
该软件利用vs2013+qt5.5.1+qt-addin1.2.5+OpenMesh6.3开发，实现对Obj、Off等三维模型网格格式文件的读取、数据操作（光滑化处理）、写入等功能。
其中，关于OpenMesh部分，利用了节点动态自定义属性，存储每个节点单环领域节点重心数据。
源代码实现思路主要来源于OpenMeshDocuments中的例子，共享以便供码友们参考。

CPN建模语言是一种通用建模语言，即它不是着重于为特殊类型系统建模，而是旨在实现一个广泛类型的并发系统的建模。
典型的CP-nets应用领域包括通信协议，数据网，分布式算法及嵌入式系统。
然而，CP-nets也适用于更广泛地以并发性和交互性为主要特点的系统建模。
本文介绍了CPN建模语言和如何使用CPNTools中支持的构建、模拟、状态空间分析、性能分析，和可视化的说明。

提供了缺失数据多重插补处理方法的算法。
用于大数据挖掘，数学建模领域。

《概率图模型学习理论及其应用》；
赵悦著；
清华大学出版社；
157页概率图模型领域为数不多的国内好教材，一百多页，绝对平易近人（吐槽：Koller的经典著作，那厚度，像板儿砖，还没看就能吓死你）

ADI官方FAE现场用来讲解，培训，辅导关于ADI公司的产品在高速、混合、微弱信号等领域应用的PCBlayout布线指南（中英文对照）

过去几年,卷积神经网络因其强大的建模能力引起广泛关注,在自然语言处理、图像识别等领域成功应用。
然而,传统的卷积神经网络只能处理欧氏空间数据,而现实生活中的许多场景,如交通网络、社交网络、引用网络等,都是以图数据的形式存在。

特权同学图书《AlteraFPGA伴你玩转USB3.0与LVDS》扫描版。
编辑推荐（1）《AlteraFPGA伴你玩转USB3.0与LVDS》基于AlteraCycloneⅣFPGAUSB3.0LVDS的硬件开发平台，提供有丰富的例程讲解：从基础的FPGA入门实例到基于FPGA的UART、DDR3、USB3.0、LVDS传输实例。
（2）《AlteraFPGA伴你玩转USB3.0与LVDS》提供一站式入门学习方案：板级设计、软件工具和相关驱动安装、丰富的例程讲解，让读者快速掌握FPGA各种片内资源的应用以及接口时序的设计。
内容简介本书主要使用Altera公司的CycloneⅣFPGA器件（引出自带的LVDS接口）和Cypress公司的USB3.0控制器芯片FX3，以及一些常见的DDR2存储器、UART电路、扩展接口等，由浅入深地引领读者从板级设计、软件工具、相关驱动安装、基础的FPGA实例以及基于FPGA的UART、DDR2、USB3.0、LVDS传输实例入手，掌握FPGA各种片内资源的应用以及接口时序的设计。
本书基于特定的FPGA开发平台，既有足够的理论知识作支撑，也有丰富的例程进行实践学习，并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。
对于希望基于FPGA实现LVDS和USB3.0开发的工程师，本书所提供的很多实例是很好的参考原型，有助于实现快速系统原型的开发。
目　　录目录Contents第1章FPGA、USB与LVDS概述1.1FPGA发展概述1.2FPGA的优势1.3FPGA应用领域1.4FPGA开发流程1.5USB接口概述1.5.1USB发展史1.5.2USB3.0概述1.6LVDS接口概述第2章实验平台板级电路详解2.1板级电路整体架构2.2电源电路2.3FPGA时钟与复位电路2.3.1FPGA时钟晶振电路2.3.2FPGA复位电路2.4FPGA配置电路2.5FPGA供电电路2.6DDR2芯片电路2.7UART芯片电路2.8LVDS接口与液晶屏背光接口电路2.8.1差分走线2.8.2阻抗匹配2.8.3LVDS和单端信号间的串扰2.8.4电磁干扰2.8.5LVDS线缆选型2.8.6LVDS连接器定义2.9USB3.0控制器FX3电路2.10扩展接口电路2.11FPGA引脚定义第3章软件安装与配置3.1软件下载和许可证申请3.2QuartusⅡ与ModelSimAltera的安装3.3文本编辑器Notepad安装3.4QuartusⅡ中使用Notepad的关联设置3.5USBBlaster的驱动安装3.5.1WindowsXP系统的USBBlaster安装3.5.2在Windows7系统安装USBBlaster3.5.3在Windows8系统安装USBBlaster3.6串口芯片驱动安装3.6.1驱动安装3.6.2设备识别3.7USB3.0控制器FX3的SDK安装3.8USB3.0控制器FX3的驱动安装AlteraFPGA伴你玩转USB3.0与LVDS第4章第一个例程与FPGA下载配置概述4.1LED闪烁与PLL配置实例4.1.1功能概述4.1.2新建QuartusⅡ工程4.1.3IP核配置——PLL4.1.4引脚分配4.1.5闲置引脚设置4.1.6Verilog代码解析4.2AlteraFPGA配置方式概述4.2.1AS配置方式4.2.2PS配置方式4.2.3JTAG配置方式4.3基于JTAG的sof文件FPGA在线烧录4.4基于JTAG的jic文件SPIFlash固化第5章DDR2、UART以及NiosⅡ实例5.1DDR2控制器集成与读/写测试5.1.1功能概述5.1.2IP核配置——片内RAM5.1.3IP核配置——DDR2控制器5.1.4DDR2引脚电平设置5.1.5Verilog代码解析5.1.6板级调试5.2UART2USB的Loopback收发实例5.2.1功能概述5.2.2Verilog代码解析5.2.3板级调试5.3基于最小NiosⅡ系统的SystemID打印实例5.3.1Qsys系统概述5.3.2Qsys工具基本使用5.3.3Qsys组件添加与互连5.3.4Qsys系统生成5.3.5QuartusⅡ工程设计实现5.3.6软件开发工具EDS5.3.7SystemID外设

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。