LatticeLFE2-6E-5T144C_RTL8201CL双网口控制板AD设计硬件原理图+PCB+封装+FPGA源码，采用4层板设计，板子大小为178x45mm，双面布局布线，主要器件为LatticeFPGALFE2-6E-5T144C.RTL8201CL,GD62H1016MC,AOZ1010AI等。
包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
2024/6/22 5:50:04
180KB
1
这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏，工程建立在altera的quartusii上，提供了一种比较好的编程思路，可以根据该程序的思想写出更多的游戏作品。
2024/6/21 15:27:11
10.77MB
1
AES加解密算法的FPGA优化设计。
针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究
针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究
2024/6/18 20:02:17
2.02MB
1
并行结构FIR滤波器的VerilogHDL代码，Vivado工程，含testbench与仿真，仿真结果优秀
2024/6/17 21:09:15
4.35MB
1
本例程是基于FPGA和Verilog语言的LCD1602的时钟显示和汉字显示，需要用到取模软件，个人用的是8x8LED点阵字库。
8x8LED点阵字库软件https://pan.baidu.com/s/1PIMwyp8yoeGpSHsYkixYgA提取码：lgzp
8x8LED点阵字库软件https://pan.baidu.com/s/1PIMwyp8yoeGpSHsYkixYgA提取码：lgzp
2024/6/16 0:57:22
4.96MB
1
数字混频的Veriloag代码，Quartus工程，含testbench仿真。
程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。
程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。
2024/6/13 21:10:11
5.14MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB