包含多种模块化多电平换流器模型,仿真运转速度快,波形质量高。
2021/4/9 12:41:35 536KB 电力仿真
1
采用自制SPWM波形产生控制单向逆变,经过simulink进行实践仿真
2017/1/11 12:39:27 25KB simulink  单相逆变 SPWM
1
雷达线性调频波形的MATLAB仿真演示及其婚配滤波所需的脉冲压缩的MATLAB仿真,并富含了多普勒频移与时间膨胀因素对脉冲压缩的影响的MATLAB仿真
2018/9/8 18:58:51 7KB 脉冲压缩
1
要内容包括微型计算机体系结构、8086微处理器和指令系统、汇编语言设计以及微型计算机各个组成部分介绍等内容。
要求学生对微机原理中的基本概念有较深入的了解,能够系统地掌握微型计算机的结构、8086微处理器和指令系统、汇编语言程序设计方法、微机系统的接口电路设计及编程方法等,并具有综合运用所学知识分析问题和处理问题的能力。
2018/4/21 2:54:36 89KB 微机原理
1
本规范规定了在860兆赫-960兆赫的频率范围内操作的无源反向散射、讯问机讲话优先(ITF)和射频识别(RFID)系统要求。
系统由讯问器即通常所说的读出器和标签组成。
通过在860兆赫-960兆赫的频率范围内调制射频信号,讯问机将信息传输给标签。
标签是无源的,这意味着他们是从讯问机的射频波形接收所有操作能量。
2021/1/8 19:11:46 1.93MB EPCc1g2 射频识别 6C协议
1
这里次要是对声音信号进行分析。
因为Matlab在数字信号处理上的便捷,又有功能强大的工具箱辅助设计,所以我们可以利用Matlab完成声音信号频谱分析和时序分析的设计。
本次设计内容包括:1) 信号的获取2) 时域分析:包括频率,振幅,相位,周期,均值,峰值等3) 频域分析:次要分析波形的幅值、相位与频率的关系
2020/6/4 8:19:17 336KB matlab 频谱分析 时序分析 音频处理
1
已知铣床主拖动电机晶闸管供电的双闭环直流调速系统如图2-1所示,整流装置采用三相桥式电路,基本数据如下:•直流电动机:额定电枢电压=220V,额定电枢电流=55A,额定转速=1000r/min,电动机电动势系数Ce=0.1925Vmin/r,允许过载倍数λ=1.5;
•晶闸管装置放大系数:Ks=44;
整流装置平均滞后时间常数=0.00167s,•电枢回路总电阻:R=1.0Ω;
•时间常数:电枢回路电磁时间常数=0.017s,电力拖动系统机电时间常数Tm=0.075s;
•电枢电流反馈系数:β=0.121V/A(≈10V/1.5),电流滤波时间常数=0.002s;
•转速反馈系数α=0.01V.min/r(≈10V/);
转速滤波时间常数=0.01s;
设计要求:图2-1转速电流双闭环调速系统框图(1)用工程设计法设计电流调理器,电流超调量≤5%;
(2)用工程设计法设计转速调理器,实现转速无静差,空载起动到额定转速时的转速超调量≤20%。
(3)在Matlab仿真软件中构建仿真模型;
(4)根据仿真结果修正和调整并确定转速调理器的比例增益和积分时间常数,并用Plot函数绘制理想空载转速下,设定转速800r/min下电机启动过程,转速和电枢电流波形。
(5)根据仿真结果修正和调整并确定转速调理器的比例增益和积分时间常数,在负载电流=35A下从零速启动,达到设定转速800r/min后,经过15s负载电流增大到=45A,并用Plot函数绘制此过程中转速和电枢电流波形。
(6)对仿真波形及结果进行分析。
1
该程度完成了matlab的读写文件,绘图以及对所获得的图形进行处理。
2015/9/9 18:43:16 25KB 文件读写,小波变换
1
基于FPGA的应用技术,采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为核心器件,设计了一种基于FPGA的新型可调信号发生器。
通过QuartusⅡ软件及VerilogHDL编程语言设计LPM_ROM模块定制数据ROM,并通过地址指针读取ROM中不同区域的数据,根据读取数据间隔的不同,实现调整频率功能,该系统可产生正弦波、方波、三角波和锯齿波4种波形信号,并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试,实验证明,该可调信号发生器系统软件模仿数据和理论定制波形相吻合。
2022/10/11 13:39:49 1.23MB 信号发生器 EP2C70 Verilog
1
具体看博客:https://blog.csdn.net/qq_33231534/article/details/108424647DDS全称为直接数字频率合成(DirectDigitalSynthesis),其基本原理是在一个周期波形数据下,通过选取其中全部数据或抽样部分数据组成新的波形,由奈奎斯特采样定理可知,最低两个采样点就可以组成一个波形,但实际上最少需求4个点。
其原理框图如下
2022/10/9 16:49:48 22.08MB fpga verilog
1
共 889 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡