报告里面详细记载着流程图、程序以及说明、试验结果等等，是一个比较全面的参考资料！
2023/7/17 0:22:39
295KB
1
本模块是JESD204B发送模块的代码，FPGA采用XILINX，开发软件为vivadio,带仿真，对于学习jesd204b很有用处
2023/7/16 9:24:34
42.5MB
1
4层板设计FPGA(EP1C3T144)+DSP5502视频处理的板子，原理图+PCB，布局工整,ad设计的工程文件，包括原理图及PCB印制板图，可以用AltiumDesigner(AD)软件打开或修改，可作为你产品设计的参考。
2023/7/15 13:54:37
450KB
1
FFT算法在FPGA上的verilog实现详解ImplementationofFastFourierTransform(FFT)onFPGAusingVerilogHDL
2023/7/13 14:40:06
727KB
1
原始代码，改动一下引脚就能使用，包括计数器，译码器，扫描，数码管显示，超级详细注解，对FPGA的学习直接指导，例化使用几个器件的连接，欢迎互相学习。
2023/7/11 16:23:46
3.42MB
1
本低频数字式相位测量仪基于多周期同步计数法和DDS原理，以89C55单片机为控制核心，现场可编程逻辑器件（FPGA）为处理核心，由数字式移相信号发生器、移相网络、相位测量仪三部分组成，整个系统具有极高的性价比。
其中，移相信号发生器采用14位高精度数模转换器DAC904，其输出信号幅度范围为10mV~9VP-P，频率为0.1Hz~3MHz时无明显失真，输出相位差为0°~359.95°。
相位测量采用MAX913比较器芯片，测量范围为1Hz~500kHz，远超题目要求。
移相网络的连续移相范围为-45°~+45°，达到了预定要求。
整个系统模块化程度好、集成度高，具有友好人机交互界面且易于外部功能扩展。
关键词：DDS移相信号 移相网络 相位测量
其中，移相信号发生器采用14位高精度数模转换器DAC904，其输出信号幅度范围为10mV~9VP-P，频率为0.1Hz~3MHz时无明显失真，输出相位差为0°~359.95°。
相位测量采用MAX913比较器芯片，测量范围为1Hz~500kHz，远超题目要求。
移相网络的连续移相范围为-45°~+45°，达到了预定要求。
整个系统模块化程度好、集成度高，具有友好人机交互界面且易于外部功能扩展。
关键词：DDS移相信号 移相网络 相位测量
2023/7/10 9:05:21
461KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB