PCIE开发相关基础,基于vivado的工程,详细描述了如何利用IP建立PCIE连接,很适合新手。
2023/8/16 17:16:40 16.05MB PCIE
1
对一段随机的音频信号进行实时频谱分析。
从pc获取音频信号,经由PS的fft函数处理后送入OLED,进行音频频谱的实时显示。
通过本实例学习vivado+zedboard软硬件设计的方法,学习控制zedboard外设的方法。
本文结合以上两篇博文audio&oled的驱动,加上fft处理程序,整合为音频分析仪。
本文重点介绍几个模块之间的配合和通信,关于vivado、sdk的基本使用流程见前面的博文。
2023/8/10 8:58:57 19.43MB vivado zedboard 音频分析仪
1
FPGA复位设计、Vivado仿真工程,可直接应用于实际开发中。
2023/8/10 4:46:45 3.02MB FPGA复位设计
1
开发工具:Vivado2014.4开发平台:Basys3开发板功能:运行tcl文件生成vivado工程,导出到SDK,运行,实现串口打印
2023/7/12 21:04:28 19.71MB Xilinx FPGA MicroBlaze SDK
1
S01_基于ZYNQ的FPGA基础入门;
S02_基于ZYNQ的SOC入门基础;
S03_基于ZYNQ的裸机应用开发;S04_基于ZYNQ硬件的LINUX开发;S05_基于ZYNQ的HLS图像算法设计;S06_基于ZYNQ的图像处理案例;S07《ZYNQ修炼秘籍》-第七季MIG访问DDR;S08《ZYNQ修炼秘籍》-第八季GTX光通信_以太网通信;S09《ZYNQ修炼秘籍》-第九季提高版
2023/6/13 19:07:29 73.36MB ZYNQ VIVADO
1
Vivado及ISE仿真中文件读取操作整理:测试数据以txt文本形式存储,然后添加到工程中,在使用$readmemb的时候,需要txt文本的全部路径。
个人尝试了先使用fopen打开文本,然后再使用$readmemb读取,没有成功,好像不能使用fopen打开后读取,而是直接在$readmemb中使用文件绝对路径。
亲测可行。
2023/6/7 3:58:25 114KB FPGA文件读取
1
1.适用版本:适用于Vivado的任何版本.2.600多个永久IPlicense.3.打开VivadoLicenseManager(注册文件管理器)4.点击LoadLicense5.将license文件导入6.在ViewLicenseStatus查看license
2023/6/1 17:05:16 558B xilinx vivado license
1
基于xilinxbasys3硬件开拓板,在vivado平台上编写的,用vga展现器展现的饕餮蛇小游戏
2023/5/5 11:40:39 3.54MB basys3 vivado
1
时序逻辑与组合逻辑描摹方式,VerilogHDL,Vivado仿真。
1
54条指令的单周期CPU的Vivado工程文件,可直接在Nexy4板下板,以实现25Mhz
2023/4/7 17:31:31 72.5MB Vivado Verilog CPU 单周期
1
共 127 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡