开发xilinx的picoblaze的指导用书,对于开发picoblaze汇编程序有很好的指导意义。
2023/9/30 7:29:32 596KB pBlazeIDE
1
PCIE(PCIExpress)采用了目前业内流行的点对点串行连接,比起PCI以及更早期的计算机总线的共享并行架构,每个设备都有自己的专用连接,不需要向整个总线请求带宽,而且可以把数据传输率提高到一个很高的频率,达到PCI所不能提供的高带宽。
AX7325开发板中的FPGAXC7K325TFFG900单通道通信速率可高达5Gbit带宽,可配置成X1、X2、X4、X8模式。
该例程中通过利用XILINX的XDMAIP来实现PCIE的发送和接收速度测试。
2023/9/23 12:54:17 2.23MB PCIe
1
安装xilinx后,这是破解的license,测试好几次,完美破解
2023/9/21 3:58:22 5KB license xilinx_14.7
1
Vivado_HLS_Tutorial实验所用文件,从xilinx官网上下的最新的文件,包含了几个实验,可以快速掌握高层次综合,配合着教程看http://download.csdn.net/detail/chanshi1988/5414221
2023/9/12 21:11:46 236KB vivado hls
1
参考使用xilinx官方文档1078、1079,代码与之对应
2023/9/8 3:12:45 10.58MB AMP ZYNQ 双核 核间通信
1
在vivado2013.2(2014.1)下验证成功,包括helloworld、debug、bootingfromSD/QSPI等三个例程,可以了解Xilinx软硬件协同开发的原理、vivado+SDK+zedboard开发流程等。
2023/9/7 14:01:12 28.03MB vivado zedboard 入门教程
1
视频课程源:http://xilinx.eetop.cn/category-83目录1从软件工程师的角度来看FPGA架构32VivadoHLS的工作机制53-4HLS设计流程基本概念95任意精度数据类型155.1C语言支持的数据类型155.2sizeof()函数使用165.3设置VisualStudio支持任意精度数据类型176数组类型转换176.1变量的定义和初始化176.2定点数据类型186.3浮点数据类型的定义和初始化196.4隐式数据类型转换196.5显示数据类型转换197VivadoHLS中的复合数据类型207.1结构体207.2枚举类型228VivadoHLS中的C++基本运算239测试平台的基本架构259.1TestBench259.2CTestBench2610测试激励2811测试输出检测与格式控制2811.1Scoreboard2811.2输出格式控制3012接口综合基本介绍3312.1接口综合概述3312.2block-levelinterfaceprotocol和port-levelinterfaceprotocol3413接口综合之数组3514接口综合案例演示3714.1添加寄存器3714.2添加时钟使能信号3814.3指令优化3815for循环优化-基本性能指标4015.1基本衡量指标4015.2for循环pipeline4115.3for循环UNROLL展开4115.4for循环变量i4216for循环优化-循环合并4217for循环优化-数据流4618for循环优化-嵌套的for循环优化5418.1循环嵌套类型5418.2Perfectloopnest示例5518.3Imperfectloopnest示例5619for循环优化-其他优化方法5919.1for循环的并行性5919.2for循环pipeline时的rewind选项6119.3for循环的循环边界是变量时处理方法6420数组优化-数组分割6720.1数组接口6720.2数组分割6721数组优化-数组映射和重组6921.1数组的映射6921.2数组的重组7221.3综合对比7222数组优化-其他优化方法7222.1定义ROM7222.2数组的初始化7423函数层面优化7523.1代码风格7523.2Inline7523.3Allocation7523.3Dataflow7524总结分析7724.1改善吞吐率(Throughput)7724.2改善时延(Latency)7824.3改善资源(Area)79
2023/9/5 14:47:11 8.5MB Vivado FPGA
1
Xilinx公司的Virtex-4FPGA的用户手册
2023/8/28 19:11:03 5.29MB Virtex
1
基于Xilinx的AC701开发板编写的Verilog程序,使用FPGA实现以太网UDP通信,主程序是ac701_ethernet_comm.v,其中的IP核请自行例化。
2023/8/21 2:50:25 40KB FPGA UDP AC701 网络通信
1
基于xilinx的以太网通信Verilog代码,FPGA与电脑通信
2023/8/12 0:54:17 2.08MB FPGA
1
共 131 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡