是非下采样轮廓波变换NonsubsampledContourlet变换(NSCT)对应的工具包,可以直接运用toolbox中提供的函数做多尺度分析
2015/11/21 4:57:47
98KB
1
基于FPGA的高频PWM开关电源控制器设计,基于FPGA的DC／DC数字控制器中A／D采样控制、数字PI算法的完成；
重点描述了采用混合PWM方法完成高分辨率、高精度数字PWM的设计方案
重点描述了采用混合PWM方法完成高分辨率、高精度数字PWM的设计方案
2021/4/24 2:17:48
4.33MB
1
本书以MATLAB为甚础，引见了MATLAB电气系统模型库模块及其功能，并以实例引见了电力电子和电机控制系统的建模和仿真方法，内容包括AC/DC、DC/DC、DC/AC、AC/AC的各种变换电路，直流调速系统和交流调速系统等。
为了适应现代数字化控制系统的发展，本书在连续系统的建模仿真外，还引见了采样离散系统的建模和仿真方法。
为了适应现代数字化控制系统的发展，本书在连续系统的建模仿真外，还引见了采样离散系统的建模和仿真方法。
2019/2/10 15:15:35
44.01MB
1
对语音信号的采集、分析、处理与报表生成等。
语音信号由计算机进行分析和处理，在程序中通过设置采样点和采样率，对数据进行时域和频域的分析、处理。
零碎软件具有滤波选择，分为低通，高通，带通滤波。
同时也具有开始采集，停止采集，报表生成，停止等功能。
语音信号采集模块由配置声音输入控件、读取声音输入控件、滤波器控件、比较控件、选择结构、循环结构等构成。
程序的主体为：配置声音输入——开始采样——滤波——数据输出。
语音信号由计算机进行分析和处理，在程序中通过设置采样点和采样率，对数据进行时域和频域的分析、处理。
零碎软件具有滤波选择，分为低通，高通，带通滤波。
同时也具有开始采集，停止采集，报表生成，停止等功能。
语音信号采集模块由配置声音输入控件、读取声音输入控件、滤波器控件、比较控件、选择结构、循环结构等构成。
程序的主体为：配置声音输入——开始采样——滤波——数据输出。
2021/4/15 19:28:47
145KB
1
建立了8m环形拼接太阳望远镜(8-m-RST)的主镜控制系统的数字控制器模型。
通过提取系统模型的频率特性参数,获得了采样周期、相对稳定性、积分增益与控制带宽之间的关系。
引入脉动风干扰模型,通过仿真验证了主镜系统在平均风速较低的脉动风扰动影响下的功能。
研究结果表明,8-m-RST的主镜控制系统稳定且控制带宽满足0.2Hz的设计要求,能有效抑制2m/s平均风速的干扰,对8-m-RST结构设计的改进、倾斜传感器和控制器的设计都有重要的参考价值。
通过提取系统模型的频率特性参数,获得了采样周期、相对稳定性、积分增益与控制带宽之间的关系。
引入脉动风干扰模型,通过仿真验证了主镜系统在平均风速较低的脉动风扰动影响下的功能。
研究结果表明,8-m-RST的主镜控制系统稳定且控制带宽满足0.2Hz的设计要求,能有效抑制2m/s平均风速的干扰,对8-m-RST结构设计的改进、倾斜传感器和控制器的设计都有重要的参考价值。
2020/9/23 13:24:32
15.38MB
1
使用正点原子STM32F407探索者开发板实现TIMER3触发DMA+DAC波形数据采集使用TFT屏幕显示波形实现简易示波器功能1、采样率最高500kHz定时器两微秒触发一次ADC转换（168M时钟下ADC应该还能更快但现在暂时没办法让它速度更快了）2、定时器3触发ADC转换DMA读取数据并DMA中断刷新波形刷点能达到60Hz以上刷线只能达到26Hz左右3、KEY_UP运行停止状态切换KEY1KEY2增加减小功能KEY2时基触发电平选择PF9DMA中断指示PF10主程序运行指示PA5ADC数据输入4、稳定波形使用触发触发点设置为屏幕中心下降沿触发测频使用两个下降沿间隔时间计算就算是简易的也做得太不好了许多关键问题处理不了对于我来说改进空间还非常大
2020/3/3 21:29:39
4.41MB
1
基于STM32的定时器触发ADC采样DMA数据传送的无接触式电流峰峰值测量，频率范围50Hz到1000Hz，完好的工程源码。
2020/3/21 20:08:19
8.64MB
1
一个漂亮的VC++示波器生成类附源码实例，美观实用，如果你在编写一款采样软件,那么这个示例或许对你很有用，另附上一个示例代码，希望对大家有所协助。
该类提供了一些方法可供调用，比较方便。
如果要显示采集到的数据，只要简单的调用AddValue和UpdateCurve就可以了。
该类提供了一些方法可供调用，比较方便。
如果要显示采集到的数据，只要简单的调用AddValue和UpdateCurve就可以了。
2017/10/10 11:42:54
32KB
1
本文针对微电网模拟系统研究背景，设计了可编程逻辑器件FPGA为控制核心的两个三相逆变器系统。
本系统的硬件主要由逆变主电路系统和FPGA控制电路系统构成，包括FPGA控制电路、CC2640的AD采样电路、三相逆变驱动电路、互感器电路、辅助电源电路、调压整流电路、滤波及缓冲电路等。
由FPGA控制电路输出六路PWM信号(PWM1-PWM6)来控制逆变器的MOS管通断，通过电流电压互感器对输出进行反馈，再经A/D转换器进行采样，传给FPGA控制电路来调理输出，构成闭环控制系统。
本系统软件设计是利用VerilogHDL的FPGA逻辑门、IP核、时钟(DMC)等资源生成SPWM模块、并行通信模块结合TI的CC260的A/D采集和显示模块。
最后，将软硬件系统联合调试，经验证，软硬件都达到预期目标，实际效果较好。
本系统的硬件主要由逆变主电路系统和FPGA控制电路系统构成，包括FPGA控制电路、CC2640的AD采样电路、三相逆变驱动电路、互感器电路、辅助电源电路、调压整流电路、滤波及缓冲电路等。
由FPGA控制电路输出六路PWM信号(PWM1-PWM6)来控制逆变器的MOS管通断，通过电流电压互感器对输出进行反馈，再经A/D转换器进行采样，传给FPGA控制电路来调理输出，构成闭环控制系统。
本系统软件设计是利用VerilogHDL的FPGA逻辑门、IP核、时钟(DMC)等资源生成SPWM模块、并行通信模块结合TI的CC260的A/D采集和显示模块。
最后，将软硬件系统联合调试，经验证，软硬件都达到预期目标，实际效果较好。
2022/9/8 11:38:06
2.04MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB