用VHDL语言编写的8*8双端口的SDRAM,利用QuartusII6.0软件,微机及EDA试验箱完成8*8位双端口的SDRAM程序的编写和上机调试,这里是代码。
2024/6/16 17:53:37 15KB EDA
1
用VHDL语言编写的售邮票的状态机,已通过仿真验证,并附仿真波形图。
2024/5/2 5:10:42 2KB VHDL语言 售邮票 状态机
1
数字逻辑课程设计——数字锁,用VHDL语言描述,在Quartus软件中运行成功,有详细的代码及仿真图
1
使用VHDL语言描述BPSK的调制与解调,采用DDS技术产生载波,已调通。
2024/4/14 10:01:16 900B BPSK,VHDL
1
基于FPGA的奇偶校验码,低密度奇偶校验码 (LDPC)是一种特殊的具有稀疏的奇偶校验矩阵的线性纠错码。
本课题从理论和硬件实现两方面对LDPC码进行讨论研究,最后完成LDPC码的编码设计。
它的直接编码运算量较大,通常具有码长的二次方复杂度.为此,利用有效的校验矩阵 ,来降低编码的复杂度 ,同时研究利用大规模集成电路实现LDPC码的编码,在QuartusⅡ开发平台上,应用VHDL语言实现了有效的编码过程,为LDPC码的硬件实现和实际应用提供依据。
2024/4/2 21:50:14 15KB FPGA代码
1
vhdl语言编写的电子琴和音乐盒二合一功能的音乐发生器,在Quartus5.0下编译下载成功,用的板是啥给忘记了,不过绝对好用,便宜量又足。
祝好运。
2024/3/22 3:31:30 382KB 电子琴 音乐盒 Quartus vhdl
1
参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码,在理解其思想和方法的基础上,将其改造成8位的5级流水无cache的实验CPU,包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。
利用VHDL语言编程实现,并在TEC-CA平台上进行仿真测试。
为方便起见,后续16位5级流水无cache实验CPU简记为ExpCPU-16,而8位的则记为ExpCPU-8。
对于内存模块的改造,参考《计算机组成原理》课程综合实验的方法,独立设计一块8位的RAM。
(1)利用TEC-CA平台上的16位RAM来存放8位的指令和数据;
(2)实现一条JRS指令,以便在符号标志位S=1时跳转。
需要改写ID段的控制信息,并改写IF段;
(3)实现一条CMPJDR,SR,offset指令,当比较的两个数相等时,跳转到目标地址PC+1+offset;
(4)可以探索从外部输入指令,而不是初始化时将指令“写死”在RAM中;
(5)此5段流水模块之间,并没有明显地加上流水寄存器,可以考虑在不同模块间加上流水寄存器;
(6)探索5段流水带cache的CPU的设计。
2024/3/14 23:02:54 2.29MB 华南农业大学 计组实验
1
非常不错的毕业设计···看了你绝对不会后悔。
2024/2/24 8:48:21 1.07MB VHDL,LED,16*16,毕业设计
1
一个较为适合初学者(CPLD\FPGA)的VHDL语言程序
2024/2/22 17:27:44 267KB V HDL
1
本文通过使用VHDL语言对FPGA进行编程实现了某天线选通电路的设计,设计输出了8路打通天线振子的脉冲信号,且打通脉冲信号的有效电平严格依次出现,满足了系统原理对电路功能的要求,并在电路设计过程中利用QuartusII软件对天线选通电路进行了前期的功能仿真。
2024/2/8 13:54:46 1.01MB FPGA;VHDL;选通电路;分频
1
共 106 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡