非下采样Contourlet变换对象包Themainfunctionsarethefollowing:nsctdec,nsctrec,nsdfbdec,nsdfbrec.+nsctdec:Nonsubsampledcontourletdecomposition.+nsctrec:Nonsubsampledcontourletreconstruction.+nsdfbdec:Nonsubsampleddirectionalfilterbankdecomposition.+nsdfbrec:Nonsubsampleddirectionalfilterbankreconstruction.
2019/5/14 23:29:41 97KB nsct_toolbox
1
内容摘要:本设计是基于本设计是基于Cortex-M4内核的STM32的数字示波器,使用主控芯片为STM32F439,主频180M,外部扩展的16MB的FLASH。
本设计主要由三大本设计主要由三大部分组成。
第一大是硬件部分:芯片内有三个置ADC来进行信号采样,主控外接一个800*480的TFTLCD显示屏来显示待测信号;
来显示待测信号;
第二大部分是显示部分部分:该设计使用了Seagger公司的公司的eMwin作为显示输入插件,通过该可以实时的显示波形,并且可以通过触摸键盘进行交互操作;
第三部分则是数据处理的一些算法:本设计在内s部有N=512的FFT算法、基于线性插值的算法、基于线性插值的时基变换递归算法、递推平均滤波等用来处理采样数据。
该设计实现了常规双通道示波器的XY/YT显示方式,显示方式,采样频率达到3.2MS/s,带宽300KHz,在不开启FFT功能时功能时FPS为0.41,开启时为0.8左右,能很好的实时显示出外部的函数发生器输入正弦波、方锯齿斜白噪声等测试信号,并且可以实时显示出FFT曲线,可以根据输入信号频率手动调理采样频率,内有统计算法可以实时得到并显示电平信号的均值、有效峰频率等物理量,值得一提的是信号频率的计算是基于FFT算法得到的,在该设算法得到的,在该设计的带宽内失真率不会超过2%,误差较小。
2016/1/15 23:55:28 6.95MB 嵌入式
1
内容摘要:本设计是基于本设计是基于Cortex-M4内核的STM32的数字示波器,使用主控芯片为STM32F439,主频180M,外部扩展的16MB的FLASH。
本设计主要由三大本设计主要由三大部分组成。
第一大是硬件部分:芯片内有三个置ADC来进行信号采样,主控外接一个800*480的TFTLCD显示屏来显示待测信号;
来显示待测信号;
第二大部分是显示部分部分:该设计使用了Seagger公司的公司的eMwin作为显示输入插件,通过该可以实时的显示波形,并且可以通过触摸键盘进行交互操作;
第三部分则是数据处理的一些算法:本设计在内s部有N=512的FFT算法、基于线性插值的算法、基于线性插值的时基变换递归算法、递推平均滤波等用来处理采样数据。
该设计实现了常规双通道示波器的XY/YT显示方式,显示方式,采样频率达到3.2MS/s,带宽300KHz,在不开启FFT功能时功能时FPS为0.41,开启时为0.8左右,能很好的实时显示出外部的函数发生器输入正弦波、方锯齿斜白噪声等测试信号,并且可以实时显示出FFT曲线,可以根据输入信号频率手动调理采样频率,内有统计算法可以实时得到并显示电平信号的均值、有效峰频率等物理量,值得一提的是信号频率的计算是基于FFT算法得到的,在该设算法得到的,在该设计的带宽内失真率不会超过2%,误差较小。
2017/11/10 8:52:31 6.95MB 嵌入式
1
高斯过程(GP)模型是非参数贝叶斯回归的一种灵活方法。
然而,在大数据中使用GP模型的大多数现有工作都是为单变量输出时间序列定义的,称为单任务GPs(single-taskGPs,STGP)。
在此,利用GPs同时对多个相关单变量生理时间序列进行建模。
由此产生的多任务GP(MTGP)框架可以学习多个信号之间的相关性,即便它们可能以不同的频率采样,并具有针对不同间隔的训练集。
MTGPs可有效地学习了生理时间序列之间的相关性,从而提高了建模精度。
多任务高斯过程模型Matlab工具箱(包括多个例子)
1
在详细阐述正弦脉宽调制算法的基础上,结合DDS技术,以ActelFPGA作为控制核心,通过自然采样法比较1个三角载波和3个相位差为1200的正弦波,利用VerilogHDL言语实现死区时间可调的SPWM全数字算法,并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证,为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34 389KB Actel FPGA,SPWM,DDS,Verilog HDL
1
在详细阐述正弦脉宽调制算法的基础上,结合DDS技术,以ActelFPGA作为控制核心,通过自然采样法比较1个三角载波和3个相位差为1200的正弦波,利用VerilogHDL言语实现死区时间可调的SPWM全数字算法,并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证,为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34 389KB Actel FPGA,SPWM,DDS,Verilog HDL
1
电能质量分析装置的总体结构。
在讨论了非同步采样造成的影响后,引见了同步采样的实现方法。
为提高计算的准确性,采用采用基于加窗值得FFT算法分析电力系统谐波,对算法的实现进行了详细的描述。
2021/7/1 17:54:02 417KB 电能质量 采集 谐波分析
1
电能质量分析装置的总体结构。
在讨论了非同步采样造成的影响后,引见了同步采样的实现方法。
为提高计算的准确性,采用采用基于加窗值得FFT算法分析电力系统谐波,对算法的实现进行了详细的描述。
2019/1/20 22:02:56 417KB 电能质量 采集 谐波分析
1
proteus电路仿真原理图,带正文,设计详情wx公眾號:专业反接钽电容
1
proteus电路仿真原理图,带正文,设计详情wx公眾號:专业反接钽电容
1
共 566 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡