使用VHDL语言编写，在ISE运转环境下实现了EDA上机考试的五个程序并进行了相应的仿真其中包括8为BCD码加法器多数表决器，计数器，移位寄存器，序列检测等

设计并调试好一个8位乘法器，并用MAX+plusII实验开发零碎进行零碎仿真。
这里的设计思路是由8位加法器构成的以时序逻辑方式设计的8位乘法器。

32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写言语Verilog-HDL基于zhaohongliang代码修改了其中部分有问题的模块

计算机系统结构实验1到3，加法器流水线模仿，静态加法乘法流水线模仿，动态加法乘法流水线模仿，java编写

xilinx公司的加法器核.7z

verilog言语实现简易计算器的功能,比如常用的乘法器加法器除法器减法器以及相应的移位运算，代码比较简单，下载后可以在代码后添加其他代码以实现其他功能

32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写言语Verilog-HDL基于zhaohongliang代码修改了其中部分有问题的模块

本书第一章为数字电路实验基础知识，主要介绍电子电路的实验要求，电路的安装、调试等技术。
第二章为数字电路实验，共有15个实验，采用以数字实验箱、电子实验设备为工作平台进行电路实验的传统实验方法。
第三章为计算机辅助实验，共有6个实验，主要以CPU为工作平台，通过电子电路仿真软件进行电路的仿真实验。
本书所列实验共21个。
其中基本实验有4个：“实验仪器的使用及门电路逻辑功能的测试”、“OC门与TS门”、“波形的产生及单稳态触发器”、“数字电路逻辑功能的测试”。
前3个为传统实验方法，最后一个为计算机辅助实验。
设计性实验有9个：“TTL与非门应用”、“组合电路的设计”、“编码器”、“数据选择器”、“RS触发器与D触发器”、“JK触发器”、“移位寄存型计数器”、“加法器”、“CMOS门电路在波形产生与整形中的应用”，前7个为传统实验方法，后2个为计算机辅助实验。
综合性实验有8个：“译码器及数码显示”、“集成计数器及应用”、“时序电路的设”、“555定时器及其应用”、“数字秒表”、“计数器及译码显示”、“智力抢答器”、“家用电扇控制器”，前5个为传统实验方法，后3个为计算机辅助实验。
书末附录A、B、C分别介绍了数字实验箱、示波器、Multisim2001电路仿真软件的使用简介，附录D为实验用集成电路管脚陈列图，以供查阅。

包括流水线，用一个移位寄存器和一个加法器就能完成乘以3的操作。
但是乘以15时就需要3个移位寄存器和3个加法器（当然乘以15可以用移位相减的方式）。
有时候数字电路在一个周期内并不能够完成多个变量同时相加的操作。
所以数字设计中，最保险的加法操作是同一时辰只对2个数据进行加法运算，最差设计是同一时辰对4个及以上的数据进行加法运算。
如果设计中有同时对4个数据进行加法运算的操作设计，那么此部分设计就会有危险，可能导致时序不满足。

1.八位二进制加法器的设计2.十进制加法计数器的设计3.数字频率计的设计4.倒计时秒表设计有原理图及VHDL言语的部分代码

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。