AD9910是一款内置14位DAC的直接数字频率合成器，支持高达1GPS采样速率。
AD9910采用高级DDS专利技术，在不牺牲性能的前提下可极大降低功耗。
DDS/DAC组合构成数字可编程的高频模拟输出频率合成器，能够在高达400MHz的频率下生成捷变正弦波形。
用户可以访问三个用于控制DDS的信号控制参数，包括：频率、相位与振幅。
该DDS利用32位累加器提供快速跳频和频率调谐分辨率。
在1GPS采样速率下，调谐分辨率约为0.23Hz。
这款DDS还实现了快速相位与幅度切换等许多功能。
AD9910采用高级DDS专利技术，在不牺牲性能的前提下可极大降低功耗。
DDS/DAC组合构成数字可编程的高频模拟输出频率合成器，能够在高达400MHz的频率下生成捷变正弦波形。
用户可以访问三个用于控制DDS的信号控制参数，包括：频率、相位与振幅。
该DDS利用32位累加器提供快速跳频和频率调谐分辨率。
在1GPS采样速率下，调谐分辨率约为0.23Hz。
这款DDS还实现了快速相位与幅度切换等许多功能。
2023/8/28 15:58:04
959KB
1
DDS数字频率合成器DDS数字频率合成器DDS数字频率合成器DDS数字频率合成器DDS数字频率合成器DDS数字频率合成器DDS数字频率合成器DDS数字频率合成器DDS数字频率合成器
2023/8/11 19:31:03
594KB
1
本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division).因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LED7也需用8个.频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。
为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。
如CLKK的输入频率为1HZ，则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号，可以作为闸门信号用。
由它对频率计的每一个计数器的使能端进行同步控制。
当CNT_EN高电平时允许计数，低电平时停止计数，并保持所计的数。
为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。
如CLKK的输入频率为1HZ，则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号，可以作为闸门信号用。
由它对频率计的每一个计数器的使能端进行同步控制。
当CNT_EN高电平时允许计数，低电平时停止计数，并保持所计的数。
2023/8/10 10:24:18
126KB
1
数字频率计成果（1）方案一个4位数字展现的十进制频率计，其丈量规模为1MHz。
（2）丈量值经由4个数码管展现以8421BCD码方式输入；
（3）付与影像展现方式，即计数进程中不展现数据，待计数进程竣当时，展现计数下场，并将此展现下场相持到下一次计数竣事。
展现功夫应不小于1s。
（4）可经由开关实现量程抑制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)；
当输入信号的频率大于响应量程时，有溢出展现。
（2）丈量值经由4个数码管展现以8421BCD码方式输入；
（3）付与影像展现方式，即计数进程中不展现数据，待计数进程竣当时，展现计数下场，并将此展现下场相持到下一次计数竣事。
展现功夫应不小于1s。
（4）可经由开关实现量程抑制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)；
当输入信号的频率大于响应量程时，有溢出展现。
2023/4/8 8:13:46
729KB
1
已经过modelsim仿真验证，实际操作中可以串口发生NC和NX的值以供计算，误差＜0.01%，频率范围1hz-150Mhz
2023/3/4 16:24:16
17.56MB
1
测量频率采用等精度法，信号通过高速比较器直接接入FPGA。
本题难点是测量时间间隔，相对误差10^-2，时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。
本题难点是测量时间间隔，相对误差10^-2，时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。
2023/2/15 11:02:12
16.31MB
1
本文主要是研究目的是掌握如何通过双线性变换法设计无限长数字低通滤波器对已加噪声的音乐信号进行滤波。
首先通过调用matlab中函数读取一段音乐信号，再对此音乐信号分别加上高斯白噪声、单音频噪声、多音频噪声，之后通过双线性变化方法设计无限长数字脉冲响应低通滤波器，并分别对所加不同噪声的音乐信号进行滤波，并观察滤波前后的时域以及频域波形进行对比。
双线性变换法设计滤波器的优点是克服了频谱混叠现象，缺点是数字频率以及模仿频率之间的非线性关系。
首先通过调用matlab中函数读取一段音乐信号，再对此音乐信号分别加上高斯白噪声、单音频噪声、多音频噪声，之后通过双线性变化方法设计无限长数字脉冲响应低通滤波器，并分别对所加不同噪声的音乐信号进行滤波，并观察滤波前后的时域以及频域波形进行对比。
双线性变换法设计滤波器的优点是克服了频谱混叠现象，缺点是数字频率以及模仿频率之间的非线性关系。
2021/11/22 7:33:25
291KB
1
改程序完满的实现了四段数码管显示测量信号的频率大小单位，可测量1hz-10MHZ的方波，正弦波，锯齿波，三角波，精度达到0.01
2018/9/24 22:45:15
44KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB