北京大学数字逻辑设计实验课程讲义（2018年）目录：实验一：门电路延迟特性测量与仪器的使用实验二：全加器及组合逻辑电路的设计方法实验三：二位数值比较器实验四：译码器及其应用实验五：数据选择器及其应用实验六：读写存贮器实验七：触发器与移位寄存器实验八：计数器实验九：并行加减集成逻辑电路管脚图关于自主设计
2024/3/10 6:49:26
1.68MB
1
题目设计一个ALU运算器，该部件包括五个输入端A、B、C、S1、S0和两个输出端F、R。
实现功能如下所示输入端S1 输入端S0 功能0 0 实现R=A+B，如果溢出则F=1,否则F=00 1 实现R=A-B,如果溢出则F=1,否则F=01 0 测试A=0,如果A=0,且C=0，则F=0,否则F=11 1 测试A=B,如果A=B,且C=0，则F=0,否则F=1设计思路根据上表的描述，可以定义真值表，根据真值表将S1S0四种情况下分别画出相应的F和R的AB关于C的卡诺图，由此可以分别推算出F和R的逻辑表达式，根据此表达式便可以画出对应的数字逻辑电路。
实现功能如下所示输入端S1 输入端S0 功能0 0 实现R=A+B，如果溢出则F=1,否则F=00 1 实现R=A-B,如果溢出则F=1,否则F=01 0 测试A=0,如果A=0,且C=0，则F=0,否则F=11 1 测试A=B,如果A=B,且C=0，则F=0,否则F=1设计思路根据上表的描述，可以定义真值表，根据真值表将S1S0四种情况下分别画出相应的F和R的AB关于C的卡诺图，由此可以分别推算出F和R的逻辑表达式，根据此表达式便可以画出对应的数字逻辑电路。
2024/3/4 12:16:44
93KB
1
BUPT，数字逻辑-编程作业+PPT（VHDL）整合包（计算机学院-大一下）工具：QuartusII9.0，编程语言：VHDL
2024/2/11 8:51:03
18.84MB
1
哈尔滨工业大学数字逻辑设计课程的大作业报告。
基于FGPA开发板开发，包括文字报告和附录代码，总体器件表及相关器件的功能表、管脚分布（或功能模块功能描述、接口功能），总体设计图，和仿真结果。
基于FGPA开发板开发，包括文字报告和附录代码，总体器件表及相关器件的功能表、管脚分布（或功能模块功能描述、接口功能），总体设计图，和仿真结果。
2023/12/29 10:14:45
860KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB