FPGA数字频率计数码管显示,非常好用,在黑金的板子上最好,不用改什么。
2024/9/11 11:43:07 6.98MB FPGA 频率 数码管
1
软件需求分析模板1需求分析[说明:该章节由开发方负责完成]1.1功能需求[说明:描述该业务需求的具体功能要求]1.2界面需求[说明:描述该业务需求的界面要求]1.3性能需求[说明:描述该业务需求的在性能方面的要求]1.4接口需求[说明:描述该业务涉及内外部模块间接口的需求(仅仅是接口方式、频率、性能、逻辑实体和属性等说明),内容可作为附件]
2024/9/10 10:56:01 96KB 需求,设计,分析
1
基于stm32的FSMC的ad7606的的程序,实测可用。
AD7606的配置很简单,它没有内部寄存器。
量程范围和过采样参数是通过外部IO控制的。
采样速率由MCU或DSP提供的脉冲频率控制。
AD7606必须使用单5V供电。
AD7606和MCU之间的通信接口电平由VIO引脚控制。
也就是说VIO必须接单片机的电源,可以是3.3V也可以是5V。
2024/9/10 8:57:21 10KB stm32的FSMC
1
DAC902的硬件描述语言,产生频率为1M左右的三角波,改下码表就可以产生正弦波。
2024/9/8 8:33:55 2KB DAC902
1
利用二维光子晶体仿真设计了四信道光滤波器.首先根据时域耦合模理论导出了实现100%信道耦合的条件;然后根据该条件设计了四信道滤波器,并利用时域有限差分法进行了仿真.仿真结果显示,四信道耦合效率均超过96%,当晶格常量取570nm时,四信道的中心频率在1520nm到1580nm之间,信道间隔均小于20nm,信道间窜扰很小。
505KB 11
1
MSK的调制与平方环解调方法,有详细的注释ps=1*10^6;%码速率为1MHzFs=16*10^6;%采样速率为16MHzfc=3*10^6;%载波频率为3MHzN=100;%数据码元个数
2024/9/7 11:38:22 3KB MSK:matlab
1
“电压、频率采集设备”设计任务书功能简述“电压、频率采集设备”能够实现测量信号频率和电压,修改、存储工作参数,记录、查询事件等功能,系统由按键单元、ADC采集单元、显示单元、数据存储单元组成,系统框图如图1所示:图1.系统框图I2C总线、DS1302时钟芯片时序控制程序、CT107D单片机考试平台电路原理图以及本题所涉及到的芯片数据手册,可参考计算机上的电子文档。
原理图文件、程序流程图及相关工程文件请以考生号命名,并保存在计算机上的考生文件夹中(文件夹名为考生准考证号,文件夹位于Windows桌面上)。
2024/9/6 17:21:07 18.71MB 51单片机
1
在Matlab环境下识别男女声,主要方法是利用倒频谱检测基音频率,基因频率是区分男女声的特征
1
对数放大器实实质上就是一种对数变换器,是指输出信号幅值与输入信号幅值呈对数函数关系的基本放大电路。
在电子测量技术领域之中,某些信号的电压具有比较宽的动态范围,例如在雷达、声纳等无线电接受系统中,接收机前端信号动态范围可以达到120dB甚至更高。
一般的线性放大器不能处理这样宽的动态范围,为了更加方便的测试和分析这些信号,在线代测量接收机的设计中,采用大动态范围对数放大器设计技术。
本文介绍了一种核心器件为AD8306的大动态范围对数放大器的设计,实现了90dB的动态范围,宽带频率,灵敏度高。
采用该方法实现的对数放大器动态范围大,电路简单易于实现,如果采用多片芯片级联还可以实现更大动态范围的对数放大器。
实际应用表明,本文给出的设计方法合理有效,具有很高的使用价值。
1
基于VerilogHDL数字频率计的设计与实现,工程
2024/9/2 15:13:47 4.16MB VerilogHDL 数字频率计 占空比 quartus
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡