具体看博客:https://blog.csdn.net/qq_33231534/article/details/108424647DDS全称为直接数字频率合成(DirectDigitalSynthesis),其基本原理是在一个周期波形数据下,通过选取其中全部数据或抽样部分数据组成新的波形,由奈奎斯特采样定理可知,最低两个采样点就可以组成一个波形,但实际上最少需求4个点。
其原理框图如下
2022/10/9 16:49:48 22.08MB fpga verilog
1
基于FPGA来实现数字IIR滤波器,仿真设计实例协助大家更好的学习数字滤波器
2022/9/30 17:23:18 468KB IIR 屈星
1
基于FPAG的小游戏开辟,内含自编了VGA协议
2021/2/6 12:53:54 6.01MB FPGA,VGA
1
用FPGA完成的CORDIC模块,可以用来计算三角函数:正弦,余弦,正切及其反函数的数字化处理
2015/11/19 8:23:46 1.53MB CORDIC
1
基于FPGA的嵌入式图像处理系统设计pdf中文完整版,如今网上完整版不多,如今提供上传,方便大家阅读下载!
2021/4/22 15:33:46 53.81MB FPGA 数字图像处理
1
基于FPGA的正交数控振荡器_NCO_的设计与实现语言对于初学者有一定协助
2019/8/20 11:19:27 332KB nco
1
数字电路设计,基于FPGA的VGA显示,Verilog言语编写。
2018/5/23 6:43:49 3.26MB 数字电路设计 FPGA Verilog
1
基于FPGA的数据实时无损紧缩系统设计,硕士学位论文。
2016/6/6 23:28:53 11.05MB FPGA LZW 压缩
1
本材料包括《基于FPGA的嵌入式图像处理系统设计》和《基于FPGA的数字图像处理原理及应用》。
其中,原理及应用这本书偏重工程应用,详细易懂,有verilog源码好上手。
现在把PDF和源码找好了,非常非常全面实用的实战案例,基于FPGA!
2020/1/19 16:26:10 185.55MB FPGA 图像处理 机器视觉 人工智能
1
1,用了3个输入代表抢答按钮,如果想设置更过直接更改;
2,初始时倒计时为10s;
3,如果倒计时为10s没人抢答,按下复位键,重新开始抢答;
4,在倒计时10s内有人抢答,则倒计时停止减一;
5,序号显示的是第一个抢答的人对应的序号,其他人抢答有效;
6,按下复位键,重新开始抢答。
2016/5/3 3:50:35 598KB verilog fpga 抢答器
1
共 361 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡