用verilog写的一个ca码的生成代码,内含quartusII的仿真文件(波形和testbench)。
1
确定的午餐和学习课程通过运行env_setup.sh,将“确定的”命令行软件包安装到virtualenv中。
在脚本运行完成之后,您将需要激活virtualenv(sourcell_env/bin/activate)才能使用det命令。
2024/6/18 20:47:01 510KB Python
1
重新编译过,修正了utf-8下取值乱码的问题
2024/6/17 12:38:37 15KB jspSmartUpload 乱码
1
用VHDL语言编写的8*8双端口的SDRAM,利用QuartusII6.0软件,微机及EDA试验箱完成8*8位双端口的SDRAM程序的编写和上机调试,这里是代码。
2024/6/16 17:53:37 15KB EDA
1
【包含大量资料】ModbusRTU测试软体Modbus通用调试工具modbus-tcpmodbus程序Modbus详解(全书+PDF)CIMPLICITYME中文培训资料.pdfCIMPLICITY与西门子PLC通讯的最简单的方法.pdfLabVIEWModbusRTU.pdfmodbus-master-slave模拟软件.rarModbus-RTU通信协议.pdfMODBUS_ASCII_通讯协议(16通道采集器LRC校验).pdfMODBUS协议中文版.pdfModbus指令的应用例2(与变频器通讯).PDFMODBUS通讯协议及编程.docmodebus协议教程.doc利用MODBUS协议实现PLC与监控系统的通信.pdf利用组态软件的单片机ASC_码协议进行多机串行口通信.pdf基于LabVIEW的Modbus串口通讯协议的实现.pdf基于Modbus协议实现PLC与智能仪表的通讯.pdf用Modbus总线控制ACS800变频器的方法.pdf...
2024/6/16 14:42:17 75.38MB modbus
1
voidpresetSingleRegister(void) //设置单个寄存器{ U8addr; U8tempAddr; U8setCount; U16crcData; U16tempData; //addr=(receBuf[2]8; sendBuf[3]=addr&0xff; sendBuf[4]=receBuf[4]; sendBuf[5]=receBuf[5]; setCount=6; //共6个字节 crcData=crc16(sendBuf,6); sendBuf[6]=crcData>>8; sendBuf[7]=crcData&0xff; sendCount=8; beginSend();}//设置多个寄存器voidpresetMultipleRegisters(void){ UINT8addr; UINT8tempAddr; UINT8byteCount; UINT8setCount; UINT16crcData; UINT16tempData; UINT8i; //addr=(receBuf[2]8; sendBuf[3]=addr&0xff; sendBuf[4]=setCount>>8; sendBuf[5]=setCount&0xff; crcData=crc16(sendBuf,6); sendBuf[6]=crcData>>8; sendBuf[7]=crcData&0xff; sendCount=8; beginSend();}码
2024/6/16 13:03:24 8.16MB modbus
1
【virtualbox6.0.12版本】六祎-在virtualbox中安装CentOS-7——软件+安装Centos7教程
2024/6/16 10:10:53 159.27MB virtualbox6.0.12
1
部署说明:1、将压缩文件解压.2、双击bin\startup.bat,运行Tomcat3、打开浏览器,输入http://127.0.0.1:8086/treenms4、默认用户名:treesoft,密码:treesoft,用户:admin,密码:treesoft5、登录后,点击右上角“参数配置”按钮,新增或修改连接参数,测试连接成功后,保存参数并刷新页面即可。
6、程序文件中已包括windows版本的JDK1.7,tomcat7.0,以及treenms项目。
7、treeNMS-x.x.x\webapps\treenms目录内容为编译后的项目,可以直接复制出来,发布到Linux服务器上。
Linux服务器的Tomcat,JDK请自行安装。
MAC系统请安装相应版本JDK8、点击左侧数据仓库,将在主页面展示数据列表信息。
9、本系统支持多个redis,memcached数据库并存,方便集群管理。
10、本系统支持windows,linux,mac等操作系统。
11、本系统支持PC端,平板端,手机端登录使用。
12、未购买授权,本公司不承担
2024/6/16 5:12:11 718KB memcached client
1
ThisdocumentexplainshowtoprepareWindowsenvironmentforADSsimulationswithSiMKit.ThisincludesthecreationofaADSSiMKitstartupscriptinsuchawaythatsimulationsforADSareenabledwithSiMKit.Afterthis,ADScanbestartedthroughtheADSSiMKitstartupscriptandtheinstallationoftheSiMKitdesignkitcanbedone.
2024/6/15 21:13:15 717KB ADS 元件模型
1
数字混频的Veriloag代码,Quartus工程,含testbench仿真。
程序设计系统时钟5MHz,625kHz的输入信号与625kHz的本振信号做混频,根据混频原理会得到1.25MHz的和频信号与0Hz(直流),将直流滤除掉得到1.25MHz的有效信号。
2024/6/13 21:10:11 5.14MB FPGA Quartus Verilog
1
共 700 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡