（一）设计一个增益可自动变换的直流放大器。
1、输入信号为0～1V时，放大3倍；
为1V～2V时，放大2倍；
为2V～3V时，放大1倍；
3V以上放大0.5倍；
2、通过数码管显示当前放大电路的放大倍数，用0、1、2、3分别表示0.5、1、2、3倍即可。
3、电源采用±5V电源供电。
（二）设计一个增益可自动变换的交流放大器。
1、放大器增益可在1倍2倍3倍4倍四档间巡回切换，切换频率为1Hz；
2、对指定的任意一种增益进行选择和保持，保持后可返回巡回状态;3、通过数码管显示当前放大电路的放大倍数，用0、1、2、3分别表示1、2、3、4倍即可。
4、电源采用±5V电源供电。
二、实验要求1．放大器的电压增益由反馈电阻控制，因此只要改变反馈电阻就能切换不同的增益范围。
2．增益的自动切换，可通过译码器输出信号，控制模拟开关来实现不同反馈电阻的接入；
3、对某一种增益的选择、保持通常由芯片的地址输入和使能端控制；
在进行巡回检测时，其增益的切换频率由时钟脉冲决定。
1、输入信号为0～1V时，放大3倍；
为1V～2V时，放大2倍；
为2V～3V时，放大1倍；
3V以上放大0.5倍；
2、通过数码管显示当前放大电路的放大倍数，用0、1、2、3分别表示0.5、1、2、3倍即可。
3、电源采用±5V电源供电。
（二）设计一个增益可自动变换的交流放大器。
1、放大器增益可在1倍2倍3倍4倍四档间巡回切换，切换频率为1Hz；
2、对指定的任意一种增益进行选择和保持，保持后可返回巡回状态;3、通过数码管显示当前放大电路的放大倍数，用0、1、2、3分别表示1、2、3、4倍即可。
4、电源采用±5V电源供电。
二、实验要求1．放大器的电压增益由反馈电阻控制，因此只要改变反馈电阻就能切换不同的增益范围。
2．增益的自动切换，可通过译码器输出信号，控制模拟开关来实现不同反馈电阻的接入；
3、对某一种增益的选择、保持通常由芯片的地址输入和使能端控制；
在进行巡回检测时，其增益的切换频率由时钟脉冲决定。
2024/6/26 16:14:22
1.32MB
1
1.2实验内容：搭建与非门、或非门和反相器并仿真搭建主从JK触发器并仿真，说明工作原理。
搭建二-四或者四-十译码器并仿真1.3实验方法：本课程设计过使用虚拟机中Cadence软件以及LTspice
搭建二-四或者四-十译码器并仿真1.3实验方法：本课程设计过使用虚拟机中Cadence软件以及LTspice
2024/6/5 12:47:41
1.29MB
1
都是本人做的实验，内含以下文件：555.ms10Circuit1.ms10Circuit2.ms10CLOCK.ms10实验2.ms10实验3-一阶有源低通滤电路.ms10实验3-减法运算电路.ms10实验3-反相加法运算电路.ms10实验3-反相比例运算电路.ms10实验3-反相积分运算电路.ms10实验3-微分运算电路.ms10实验3-滞回比较器.ms10实验3-过零电压比较器.ms10实验6-乘法电路.ms10实验6-函数发生电路.ms10实验6-平方电路.ms10实验6-开方电路.ms10实验6-除法电路.ms10实验7-多谐振荡器.ms10实验7-大范围可调占空比方波发生器电路.ms10实验8-quanjiaqi.ms10实验8-优先编码器.ms10实验8-全加器电路.ms10实验8-用74ls153组成的全加器仿真电路.ms10实验8-译码器驱动指示灯电路.ms10差动放大器111.ms10
2024/6/1 20:54:48
5.16MB
1
本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8位的数码管显示，所要求测量范围是1Hz~99999999Hz。
整个设计的基本原理就是对1秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。
这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。
整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。
整个设计的基本原理就是对1秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。
这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。
整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。
2024/5/14 10:38:37
621KB
1
本文用Verilog语言实现了汉明码的编码和译码。
在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器，写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。
在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器，写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。
2024/4/21 5:50:56
323KB
1
数字秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、十进制计数器、6进制计数器、数据选择器和译码器等组成。
整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。
本设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.
整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。
本设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.
2024/3/27 16:01:07
36KB
1
自己写的stm32秒表程序，计数，最大计数值300s，最小计数单位0.1s，可暂停，加减。
按键功能：key1控制开始及暂停，key2控制加，key3控制减，key4选择位。
对应的io口，PA0-7接数码管，PB5-8接按键，PB12-14接3-8译码器。
不要嫌5分多，我是花了时间的，几乎每个函数都有标注，只要你懂程序，绝对看的懂，你有想法可以在此基础上设置硬件，加强程序。
按键功能：key1控制开始及暂停，key2控制加，key3控制减，key4选择位。
对应的io口，PA0-7接数码管，PB5-8接按键，PB12-14接3-8译码器。
不要嫌5分多，我是花了时间的，几乎每个函数都有标注，只要你懂程序，绝对看的懂，你有想法可以在此基础上设置硬件，加强程序。
2024/3/13 2:47:47
3.61MB
1
北京大学数字逻辑设计实验课程讲义（2018年）目录：实验一：门电路延迟特性测量与仪器的使用实验二：全加器及组合逻辑电路的设计方法实验三：二位数值比较器实验四：译码器及其应用实验五：数据选择器及其应用实验六：读写存贮器实验七：触发器与移位寄存器实验八：计数器实验九：并行加减集成逻辑电路管脚图关于自主设计
2024/3/10 6:49:26
1.68MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB