VHDL设计的电子数字钟,参赛作品功能齐全,代码相当精简!极力推荐!!!!!!!!!
2023/10/13 7:51:54 512KB VHDL 电子数字钟 参赛 代码
1
Verilog编写,多功能数字钟,具有基本显示,调时,电台报时和闹钟功能,分模块设计
2023/10/9 8:51:57 479KB 数字钟,FPGA
1
数字钟设计及Multisim电路图并完美运行
2023/9/21 18:24:58 6.95MB 数字钟设计及Multisim电路图
1
在basys2板上实现数字钟,利用板上的微动开关作时钟的调整,LED的闪烁作整点报时,12/24小时显示切换,闹铃功能,清零功能,内含代码可运行,含有详细注释
2023/9/17 18:52:35 393KB FPGA 数字钟 Verilog 代码
1
数字钟代码CCS万年历功能,通过液晶屏当前的日期可通过按键修改时间、日期使用SW拨码开关切换12\24时制,在12小时制当中显示AM\PM。
2023/9/5 18:22:33 100KB MSP430
1
这是武汉理工大学的数电试验的报告!!用74ls90设计,加上74ls48门电路设计实验!!这个ppt里面包含数电实验的所有电路图,以及原理图!还有报告的详细资料!!喜欢和需要的人下载!!可以作为参考!
2023/8/30 3:28:30 241KB 数电 电子钟 数电实验 数字钟
1
采用verilog语言实现数字钟的设计,采用quarters2语言环境。
2023/8/18 16:12:53 272KB verilog 数字钟 quartus2
1
基于74LS161的数字钟电路,可调时分秒,如果要更精确的计时,请使用分频电路
2023/8/12 15:16:51 327KB 数字钟 74LS161
1
四位(时、分)数码管显示数字钟,使用74160(或74161)对应的实验报告https://download.csdn.net/download/QianYuanXiMo/15382135
2023/8/8 10:45:44 651KB 大学数电 Multisim
1
下载后,打开在EWB文件夹里的shuzizhong.ewb就是仿真图.可运行的
2023/8/4 6:54:26 5.25MB EWB 校时 校分
1
共 62 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡