这搜罗三个基于ispEXPERT情景的abel语言源法度圭表标准及仿真下场。
分别为：串行数字密码锁，亲子鉴定器，巴克码暴发器。
分别为：串行数字密码锁，亲子鉴定器，巴克码暴发器。
2023/4/18 7:26:10
56KB
1
VPX是一种高速串行数据总线尺度，遵照美国ANSI-VITA-46.0尺度。
是目前国内背板使用率较高的一种总线尺度。
是目前国内背板使用率较高的一种总线尺度。
2023/4/17 18:03:26
6.52MB
1
改善的基于INTERNET的ID餐饮免费体系，王秋华，章坚武，本文在原有的ID餐饮免费体系的底子上提出了ID餐饮体系效率器的不雅点方式，行使单片机、串行口、收集抑制芯片松散Internet本领实现基于
2023/4/14 0:48:05
283KB
1
Cholesky算法的MPI并行C语言实现搜罗如下内容：（1）Cholesky的所用的正定矩阵的天生算法（2）Cholesky的串行算法实现（3）Cholesky的MPI并行算法实现（4）残缺的方案报告
2023/4/1 10:48:49
1.22MB
1
对于CRC校验码的详尽阐发以及描摹，对于串行以及并行的原理举行了叙述，然后行使Quartus软件绘制出电路原理图，有方案的总结以及详尽的仿真进程。
2023/3/31 8:26:49
1.45MB
1
基于天津大学精仪学院微机原理及使用课程资料，搜罗管脚成果、串行通讯、数模转换、寄存器总结、弥留表格、汇编助记符等。
患上到导图原文件https://妹妹.edrawsoft.cn/homepage.html?visited=953346
患上到导图原文件https://妹妹.edrawsoft.cn/homepage.html?visited=953346
2023/3/29 12:43:01
5.57MB
1
DDS原理的详尽介绍，DDS是直接数字式频率剖析器(DirectDigitalSynthesizer)的英文缩写，是一项关键的数字化本领。
与传统的频率剖析器相比，DDS具备低资源、低功耗、高分说率以及快捷转换功夫等短处，普及使用在电信与电子仪器规模，是实现配置配备枚举全部字化的一个关键本领。
DDS芯片中首要搜罗频率抑制寄存器、高速相位累加器以及正弦盘算器三个部份(如Q2220)。
频率抑制寄存器能够串行或者并行的方式装载并寄存用户输入的频率抑制码;而相位累加器依据频率抑制码在每一个时钟周期内举行相位累加，患上到一个相位值;正弦盘算器则对于该相位值盘算数字化正弦波幅度(芯片普齐全过查表患上到)。
DDS芯片输入的普通是数字化的正弦波，于是还需经由高速D/A转换器以及低通滤波器才气患上到一个可用的模拟频率信号。
与传统的频率剖析器相比，DDS具备低资源、低功耗、高分说率以及快捷转换功夫等短处，普及使用在电信与电子仪器规模，是实现配置配备枚举全部字化的一个关键本领。
DDS芯片中首要搜罗频率抑制寄存器、高速相位累加器以及正弦盘算器三个部份(如Q2220)。
频率抑制寄存器能够串行或者并行的方式装载并寄存用户输入的频率抑制码;而相位累加器依据频率抑制码在每一个时钟周期内举行相位累加，患上到一个相位值;正弦盘算器则对于该相位值盘算数字化正弦波幅度(芯片普齐全过查表患上到)。
DDS芯片输入的普通是数字化的正弦波，于是还需经由高速D/A转换器以及低通滤波器才气患上到一个可用的模拟频率信号。
2023/3/26 17:41:04
143KB
1
《商用车控制系统局域网络（CAN总线）通信协议》根据国家质量监督检验检疫总局国家标准制修订计划20030943-T-5号进行编制。
CAN总线是一种串行数据通信协议，最早由德国BOSCH公司推出,用于汽车内部测量与执行部件之间的数据通信。
CAN推出之后，世界上各大半导体生产厂商迅速推出各种集成有CAN协议的产品，由于得到众多产品的支持，使得CAN在短期内得到广泛使用。
CAN总线是一种串行数据通信协议，最早由德国BOSCH公司推出,用于汽车内部测量与执行部件之间的数据通信。
CAN推出之后，世界上各大半导体生产厂商迅速推出各种集成有CAN协议的产品，由于得到众多产品的支持，使得CAN在短期内得到广泛使用。
2023/3/16 8:32:18
4.69MB
1
本设计是采用EDA技术设计的一种8B/10B编解码电路,实现了在高速的串行数据传输中的直流平衡。
利用verilogHDL逻辑设计语言，经过modelsim、quartusII的仿真和下载验证，实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用VerilogHDL描述、modelsim10.2a进行功能仿真、QuartusII13.1进行FPGA逻辑综合和适配下载，最初在Alter公司的CycloneIVE的芯片EP4CE6F17C8上实现并完成测试。
资源包中附有quartusII的项目文件和代码,直接打开即可使用。
利用verilogHDL逻辑设计语言，经过modelsim、quartusII的仿真和下载验证，实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用VerilogHDL描述、modelsim10.2a进行功能仿真、QuartusII13.1进行FPGA逻辑综合和适配下载，最初在Alter公司的CycloneIVE的芯片EP4CE6F17C8上实现并完成测试。
资源包中附有quartusII的项目文件和代码,直接打开即可使用。
2023/3/13 4:33:55
3.88MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB