本文根据研究课题实用化被动毫米波雷达，结合项目背景和需求，设计开发了基于PCI总线的高速数据采集系统，该数据卡以FPGA为核心器件，其它外围接口的控制逻辑、芯片控制逻辑均由FPGA实现，与上位机之间的通信通过PCI总线完成。
FPGA的内部逻辑设计和算法实现是本文讨论的重点。
大量外围芯片功能集中在单个FPGA芯片中，大大提高了系统的集成度和可靠性。
FPGA的内部逻辑设计和算法实现是本文讨论的重点。
大量外围芯片功能集中在单个FPGA芯片中，大大提高了系统的集成度和可靠性。
2024/11/10 18:16:32
1.5MB
1
关注最新版本更新地址：http://blog.csdn.net/cmfootball/article/details/17793483特点：多种匀色功能（色彩校正、色彩匹配和色彩映射）；
多种镶嵌线自动生成功能，有效避开建筑物，保证影像无漏洞；
多种输出功能（镶嵌整体输出、AOI裁切，AOI挖洞，矢量分幅和标准分幅输出）；
1.动态投影显示：利用重投影技术，支持不同坐标系影像进行叠加显示；
2.多种匀色功能：提供多种匀色方法选择，包括“色彩校正”、“色彩匹配”和“色彩映射”，使得镶嵌结果更加真实；
3.镶嵌线网络自动生成：解决了镶嵌线不全和镶嵌线有漏洞的问题，解决了带黑边的影像以及不规则影像生成镶嵌线的问题；
支持导入ERDAS、PCI和ENVI生成的镶嵌线。
4.高效的镶嵌线编辑：支持镶嵌线编辑，镶嵌线编辑撤销以及前进功能；
5.距离羽化和自动羽化功能：基本消除镶嵌线带来的图像接缝，实现浑然一体的感觉。
6.多种分幅输出方法：包括“整体输出”、“根据shp文件输出”、“标准分幅（国标JB）”、“自定义分幅范围”、“自定义AOI范围”和“单景输出”。
7.设置输出投影：支持更改输出影像空间坐标系，使得匀色、镶嵌、分幅、和投影一键完成，不生成临时结果，效率更高。
8.Ribbon界面：界面简单大方,功能按钮一目了然。
多种镶嵌线自动生成功能，有效避开建筑物，保证影像无漏洞；
多种输出功能（镶嵌整体输出、AOI裁切，AOI挖洞，矢量分幅和标准分幅输出）；
1.动态投影显示：利用重投影技术，支持不同坐标系影像进行叠加显示；
2.多种匀色功能：提供多种匀色方法选择，包括“色彩校正”、“色彩匹配”和“色彩映射”，使得镶嵌结果更加真实；
3.镶嵌线网络自动生成：解决了镶嵌线不全和镶嵌线有漏洞的问题，解决了带黑边的影像以及不规则影像生成镶嵌线的问题；
支持导入ERDAS、PCI和ENVI生成的镶嵌线。
4.高效的镶嵌线编辑：支持镶嵌线编辑，镶嵌线编辑撤销以及前进功能；
5.距离羽化和自动羽化功能：基本消除镶嵌线带来的图像接缝，实现浑然一体的感觉。
6.多种分幅输出方法：包括“整体输出”、“根据shp文件输出”、“标准分幅（国标JB）”、“自定义分幅范围”、“自定义AOI范围”和“单景输出”。
7.设置输出投影：支持更改输出影像空间坐标系，使得匀色、镶嵌、分幅、和投影一键完成，不生成临时结果，效率更高。
8.Ribbon界面：界面简单大方,功能按钮一目了然。
2024/11/3 8:06:53
41.82MB
1
DOS版、EFI版的RU工具，可用来查看IO、MEM、PCI、SMBIOS等资源。
亲测在EFISHELL下可用。
亲测在EFISHELL下可用。
2024/10/12 17:23:11
309KB
1
花了好大劲弄好的PCIE封装，在网上找了半天找不到正确的，给大家分享一下。
支持AltiumDesigner。
支持AltiumDesigner。
2024/10/5 9:27:37
495KB
1
CPCI协议详细规范，内容丰富精彩，适合初步接触CPCI的的开发者，或者用于日常查阅详细规则。
用于开发CPCI架构的服务器、了解PCI接口等等，
用于开发CPCI架构的服务器、了解PCI接口等等，
2024/9/14 13:28:04
1.29MB
1
ＰＣＩ、ＰＣＩＸ和ＰＣＩＥｘｐｒｅｓｓ的原理及体系结构马鸣锦 朱剑冰 何红旗 杜 威 编著ＰＣＩＥｘｐｒｅｓｓ是第三代高性能ＩＯ总线，在总线结构上采取了根本性的变革，主要体现在两个方面：一是由并行总线变为串行总线；
二是采用点到点的互连。
将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路，一条链路可包含一条或多条通路，每条通路由两对差分信号线组成双单工的串行传输通道，没有专用的数据、地址、控制和时钟线，总线上各种事务组织成信息包来传送。
ＰＣＩＥｘｐｒｅｓｓ１．０支持每条通路在每个方向上的数据传输率达２．５Ｇｂｐｓ，每字节１０位编码，这样两个方向的带宽可达０．５ＧＢｐｓ，整个链路的总带宽等于０．５ＧＢｐｓ乘以所含的通路数。
每条链路的通路数可根据具体设备所需的带宽裁剪，有效通路数有７种可选，这样最高传输率可达１６ＧＢｐｓ，大大高于目前任何一种总线，可满足当前及将来一段时期的高速设备带宽需求。
由于总线变为链路，引脚数大大减少（传统ＰＣＩ总线为１２７个引脚），每引脚的平均带宽大幅提升，有助于ＰＣＩＥｘｐｒｅｓｓ成本的降低
二是采用点到点的互连。
将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路，一条链路可包含一条或多条通路，每条通路由两对差分信号线组成双单工的串行传输通道，没有专用的数据、地址、控制和时钟线，总线上各种事务组织成信息包来传送。
ＰＣＩＥｘｐｒｅｓｓ１．０支持每条通路在每个方向上的数据传输率达２．５Ｇｂｐｓ，每字节１０位编码，这样两个方向的带宽可达０．５ＧＢｐｓ，整个链路的总带宽等于０．５ＧＢｐｓ乘以所含的通路数。
每条链路的通路数可根据具体设备所需的带宽裁剪，有效通路数有７种可选，这样最高传输率可达１６ＧＢｐｓ，大大高于目前任何一种总线，可满足当前及将来一段时期的高速设备带宽需求。
由于总线变为链路，引脚数大大减少（传统ＰＣＩ总线为１２７个引脚），每引脚的平均带宽大幅提升，有助于ＰＣＩＥｘｐｒｅｓｓ成本的降低
2024/9/4 8:35:46
20.38MB
1
pci_power_managment_interface_specification_.2.pdf
2024/8/31 6:29:46
422KB
1
Addison.Wesley.PCI.Express.System.Architecture.eBook-LiB完整版
2024/8/18 20:32:33
28MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB