涵盖单片机开发中常用的器件封装,包括各种晶振,开关,芯片,图标,LED,三极管,USB接头,JTAG插座,。



总之非常全,关键是大部分器件都带有3D封装,非常漂亮
2024/4/14 16:22:40 9.12MB Altium Designer 单片机封装库
1
该文档给了TI产线下ARM、DSP以及TI的JTAG引脚定义规范
2024/3/10 13:10:27 165KB ARM DSP JTAG TI
1
ebaz4205入门改造,包括改SD卡启动和改电源,JTAG及PL端晶振不仅仅焊个晶振工程的初始建立NANDFLASH和SD、UART的引脚配置,以及网口配置原理
1
前言本手册描述TMS320C28x32位定点数字信号处理器的中央处理单元及其汇编语言,这些描述适用于以此CPU为核心的那些数字信号处理器,主要内容安排如下:第一章体系结构概览本章主要介绍TMS320C28x系列DSP的T320C2800核,包括存储器映射,存储器与核及片内外围间的借口第二章中央处理单元(CPU)本章介绍CPU的体系结构、寄存器及基本功能。
包括CPU中重要寄存器和状态寄存器ST0和ST1的.标志、控制位的详细描述。
第三章中断与复位本章主要介绍中断及CPU的中断处理,解释复位对CPU的影响,讨论CPU中断服务优先级机制所能完成的自动上下文保护等问题。
.第四章流水线本章讨论指令流水线的状态与操作,使读者初步了解利用保护流水线延迟的方式来提高应用程序效率方法。
第五章寻址方式本章主要介绍利用汇编语言指令访问寄存器、存储器的模式,包括操作码中的有关寻址方式的编码信息。
.第六章汇编语言指令本章提供指令系统的汇总及其详细描述。
部分指令提供了实例。
本章还包括奇地址32位访问的对齐问题。
第七章仿真功能本章主要介绍TMS320C28x的仿真特性TMS320C28x的仿真特性仅需个JTAG口附加两个仿真引脚。
.附录寄存器快速参考
2024/2/26 13:43:53 3.57MB TMS320C28X
1
JTAG下载xds100v3驱动安装有win32win64两个版本
2024/1/12 9:37:58 1.36MB JTAG下载 xds100v3 驱动安装
1
特权同学图书《AlteraFPGA伴你玩转USB3.0与LVDS》扫描版。
编辑推荐(1)《AlteraFPGA伴你玩转USB3.0与LVDS》基于AlteraCycloneⅣFPGAUSB3.0LVDS的硬件开发平台,提供有丰富的例程讲解:从基础的FPGA入门实例到基于FPGA的UART、DDR3、USB3.0、LVDS传输实例。
(2)《AlteraFPGA伴你玩转USB3.0与LVDS》提供一站式入门学习方案:板级设计、软件工具和相关驱动安装、丰富的例程讲解,让读者快速掌握FPGA各种片内资源的应用以及接口时序的设计。
内容简介本书主要使用Altera公司的CycloneⅣFPGA器件(引出自带的LVDS接口)和Cypress公司的USB3.0控制器芯片FX3,以及一些常见的DDR2存储器、UART电路、扩展接口等,由浅入深地引领读者从板级设计、软件工具、相关驱动安装、基础的FPGA实例以及基于FPGA的UART、DDR2、USB3.0、LVDS传输实例入手,掌握FPGA各种片内资源的应用以及接口时序的设计。
本书基于特定的FPGA开发平台,既有足够的理论知识作支撑,也有丰富的例程进行实践学习,并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。
对于希望基于FPGA实现LVDS和USB3.0开发的工程师,本书所提供的很多实例是很好的参考原型,有助于实现快速系统原型的开发。
目  录目录Contents第1章FPGA、USB与LVDS概述1.1FPGA发展概述1.2FPGA的优势1.3FPGA应用领域1.4FPGA开发流程1.5USB接口概述1.5.1USB发展史1.5.2USB3.0概述1.6LVDS接口概述第2章实验平台板级电路详解2.1板级电路整体架构2.2电源电路2.3FPGA时钟与复位电路2.3.1FPGA时钟晶振电路2.3.2FPGA复位电路2.4FPGA配置电路2.5FPGA供电电路2.6DDR2芯片电路2.7UART芯片电路2.8LVDS接口与液晶屏背光接口电路2.8.1差分走线2.8.2阻抗匹配2.8.3LVDS和单端信号间的串扰2.8.4电磁干扰2.8.5LVDS线缆选型2.8.6LVDS连接器定义2.9USB3.0控制器FX3电路2.10扩展接口电路2.11FPGA引脚定义第3章软件安装与配置3.1软件下载和许可证申请3.2QuartusⅡ与ModelSimAltera的安装3.3文本编辑器Notepad安装3.4QuartusⅡ中使用Notepad的关联设置3.5USBBlaster的驱动安装3.5.1WindowsXP系统的USBBlaster安装3.5.2在Windows7系统安装USBBlaster3.5.3在Windows8系统安装USBBlaster3.6串口芯片驱动安装3.6.1驱动安装3.6.2设备识别3.7USB3.0控制器FX3的SDK安装3.8USB3.0控制器FX3的驱动安装AlteraFPGA伴你玩转USB3.0与LVDS第4章第一个例程与FPGA下载配置概述4.1LED闪烁与PLL配置实例4.1.1功能概述4.1.2新建QuartusⅡ工程4.1.3IP核配置——PLL4.1.4引脚分配4.1.5闲置引脚设置4.1.6Verilog代码解析4.2AlteraFPGA配置方式概述4.2.1AS配置方式4.2.2PS配置方式4.2.3JTAG配置方式4.3基于JTAG的sof文件FPGA在线烧录4.4基于JTAG的jic文件SPIFlash固化第5章DDR2、UART以及NiosⅡ实例5.1DDR2控制器集成与读/写测试5.1.1功能概述5.1.2IP核配置——片内RAM5.1.3IP核配置——DDR2控制器5.1.4DDR2引脚电平设置5.1.5Verilog代码解析5.1.6板级调试5.2UART2USB的Loopback收发实例5.2.1功能概述5.2.2Verilog代码解析5.2.3板级调试5.3基于最小NiosⅡ系统的SystemID打印实例5.3.1Qsys系统概述5.3.2Qsys工具基本使用5.3.3Qsys组件添加与互连5.3.4Qsys系统生成5.3.5QuartusⅡ工程设计实现5.3.6软件开发工具EDS5.3.7SystemID外设
2024/1/12 1:42:05 87.6MB Altera FPGA 特权同学 USB3.0
1
在研究数字信号处理的基础上,做一个基于DSPTMS320VC5402和A/D转换芯片TLC320AD50的语音信号采集系统的设计。
给出了该系统的设计方案,具体硬件电路有系统电源设计、复位电路设计、时钟电路设计、存储器设计、A/D接口电路设计、JTAG接口设计、DSP与A/D芯片的连接等,以及软件流程图。
实验表明:所设计的基于DSPTMS320VC5402的硬件和软件系统是一个很好的语音信号采集系统,该系统结构清晰,电路简洁,易于实现。
2024/1/10 20:24:47 258KB 语音信号
1
三星samsungS3C2410原理图SCH格式的,包含CPU,Flash,Jtag,Power,SDRAM,USB,UART等。
2023/12/8 9:49:33 38KB S3C2410 原理图 SCH
1
1.JLink-v9_bootloader固件.bootloader.bin2.JLINK9可升级固件及固件更新工具.JlinkV9.3原理图.pdfjlink-v9.5原理图.pdfJ-LINK-V9-bootloader.dfujlink-v9激活.txt详细操作步骤说明.docxST_DfuSe_Demo_V3.0.6_Setup.zip3.升级方式:DFUISP(通过boot引脚设置从systemmemory启动)。
工具:ST官方工具,ST_DfuSe_Demo_V3.0.6。
硬件:JLinkV9.x硬件为stm32f205rc.操作步骤:1.参考JLinkV9.3或JLinkV9.5原理图(注意:原理图和你手上实物可能不是100%一致。
)。
通过boot引脚设置从systemmemory启动:设置stm32f205rc的引脚电平为boot0:1,boot1:0(如果原硬件JLink上无跳线帽,需要自己手动焊线设置电平),使上电后,进入systemmemory。
下图是我的JLinkV9.3,boot0引脚,PCB上直接连接到GND上了,用美工刀片挑起这个引脚,再焊线的。
Boot1引脚,在原理图中,连接在200欧姆的排阻上,我是从排阻上焊线的。
由于从网上下载了4份资料,需要反复测试,反复焊线设置启动方式,太麻烦了,后面加焊了排针,使用了杜邦线。
2.安装ST_DfuSe_Demo_V3.0.6,驱动不会自动安装,需要自己更新驱动。
把JLink通过USB线插到电脑上,在设备管理器中,会显示未知驱动设备,手动浏览到ST_DfuSe_Demo_V3.0.6的安装路径(如:C:\ProgramFiles(x86)\STMicroelectronics\Software\DfuSev3.0.6\Bin\Driver\Win7\x64),即可完成驱动安装。
3.运行DfuSeDemo,4.点击Choose,选择文件J-LINK-V9-bootloader.dfu,点击Upgrade,开始更新。
5.拔掉USB线,恢复启动引脚电平boot0:0,boot1:x(这个脚是JTAG的数据线引脚,取消接地即可)。
插上USB线,打开JLink.exe,提示升级,成功后,即为最新版本(我的JFlash版本为JLink_V634f,升级后版本为:firmware:J-LinkV9compiledAug23201809:45:44,Hardwareversion:V9.20.)。
2023/11/13 15:10:04 19.46MB JLink_V9.3 JLink_V9.5
1
JTAG时序函数源代码,里面包含所有JTAG协议的函数代码。
2023/11/7 16:40:06 6.57MB JTAG
1
共 43 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡