IEEE的Verilog语言标准,分别是2001版和2005版,可以根据开发工具拿来参考对比。
IEEEStandardforVerilog®HardwareDescriptionLanguage
2024/6/22 15:33:45 4.81MB Verilog IEEE标准 Verilog标准
1
自动驾驶IEEE最新杂志
2024/5/29 15:08:23 8.82MB 人工智能 自动驾驶
1
电力,潮流计算,IEEE标准节点,标准数据
2024/5/28 4:47:46 1.83MB IEEE节点
1
本代码是以IEEE典型的4梯级水电站和3火电站为算法案例的优化程序,程序实现内容是水火电系统日前调度的多目标优化问题,也是用粒子群算法解决非线性规划问题的案例
2024/5/26 7:08:43 35KB hydrothermal sheduling
1
IEEE1149.1标准边界扫描/JTAG,即IEEE/ANSI标准1149.1_1190,是一套设计规则,可以在芯片级、板级和系统级简化测试、器件编程和调试。
该标准是联合测试行动小组(JTAG)(由北美和欧洲的几家公司组成)开发的。
IEEE1149.1标准最初是做为一种能够延长现有自动测试设备(ATE)寿命的片上测试基础结构而开发的。
可以从TexasInstruments边界扫描页面获得更多信息。
利用该标准整合测试设计,允许完全控制和接入器件的边界引脚,而无需不易操作的或其它测试设备。
每个符合JTAG要求的器件的输入/输出引脚上都包括一个边界单元(如图1所示)。
正常情况下,它是透明的和停止运行的,允许信号正常通过。
借助于测试模式下的器件,您可以采集输入信号,以备后期分析之用;
输出信号可以影响板上的其它器件。
2024/5/22 8:28:42 1.27MB JTAG 1149.1
1
Python语言作为IEEE发布的2017年编程语言排行榜中高居首位的编程语言,在大数据分析、人工智能研究等前沿领域具有极高的热度。
本安装包为Python3.8.164位版本。
2024/5/14 7:28:30 26MB python 3.8.1
1
使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器,并使用Modelsim进行仿真。
2024/5/3 20:25:36 5.89MB verilog fpga IEEE754 浮点数乘法器
1
进行潮流计算所需要的IEEE39节点30节点关键数据
2024/5/3 14:15:14 5KB IEEE
1
PSASP7.1格式,包括单线图和潮流暂稳数据。
潮流结果和IEEE文档完全一致。
暂稳数据经过校核没有错误,但是没有励磁数据,因为文档中的模型无法直接换算为PSASP模型。
需要励磁参数的同学可以查找“新英格兰10机39节点标准测试系统数据”这个文档自己换算。
2024/5/3 8:21:45 684KB IEEE 39 psasp 暂稳
1
经典的软件测试教材,是ACM&IEEE编制“软件工程知识体系”的主要参考文献之一,并已被国际众多大学选做教材。
书中全面地介绍了软件测试的基础知识和方法,很好的做到了理论与实践相结合。
pdf格式,轻松阅读。
2024/4/23 14:24:39 6.36MB 软件测试
1
共 138 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡