这是一个极其残缺的qpsk调制解挪用fpga实现的工程，在工程中已经能够普通使用，使用Verilog语言，文件中还搜罗了种种滤波器的系数文件，另有matlab仿真文件，全部工程搜罗从串并变更，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位按时，判决，全部残缺的进程,
2023/4/18 0:01:47
13.23MB
1
cic滤波器的VHDL法度圭表标准，残缺的VHDL语言描摹的5级级联CIC滤波器。
能够取种种抽取倍数（num），当不使历时能够被旁路（bypass），时钟使能（clk_en）.抽取后的盘算量小（flag）。
能够取种种抽取倍数（num），当不使历时能够被旁路（bypass），时钟使能（clk_en）.抽取后的盘算量小（flag）。
2023/4/6 9:02:45
3KB
1
CIC-IDS-2017入侵检测数据集,包含以下8个CSV文件：可以用于机器学习的训练Friday-WorkingHours-Afternoon-DDos.pcap_ISCX.csvFriday-WorkingHours-Afternoon-PortScan.pcap_ISCX.csvFriday-WorkingHours-Morning.pcap_ISCX.csvMonday-WorkingHours.pcap_ISCX.csvThursday-WorkingHours-Afternoon-Infilteration.pcap_ISCX.csvThursday-WorkingHours-Morning-WebAttacks.pcap_ISCX.csvTuesday-WorkingHours.pcap_ISCX.csvWednesday-workingHours.pcap_ISCX.csv
2016/11/16 18:45:43
142.77MB
1
CSE-CIC-IDS2018加拿年夜入侵检测数据集Friday数据
2016/11/16 18:45:43
152.96MB
1
3级CIC滤波器级联的verilog代码，CIC滤波器次要用于抽取结构，本代码给出了器verilog的源代码，可综合。
2019/1/4 7:29:23
2KB
1
、下变频器=DDC+ADC+DDS；
2、带通采样原理；
3、采样频率选择要设计的6个问题；
4、数字下变频中DDS设计，DDC算法，ADC器件选择；
5、数字下变频仿真。
完成高频信号的数字下变频仿真，NCO，CIC，AIR等模块的设计，有完整的代码，成功仿真
2、带通采样原理；
3、采样频率选择要设计的6个问题；
4、数字下变频中DDS设计，DDC算法，ADC器件选择；
5、数字下变频仿真。
完成高频信号的数字下变频仿真，NCO，CIC，AIR等模块的设计，有完整的代码，成功仿真
2022/9/4 12:40:08
21.42MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB