用VHDL实现的FIR16阶滤波器的设计,系数在报告里
2024/10/11 5:40:57 124KB VHDL 滤波器
1
有mfc界面有参数有滤波器的波形有频谱波形有输出波形
2024/9/9 20:28:50 4.18MB VC++ FIr滤波器 窗函数法
1
基于FPGA的数字下变频cichbfir滤波器的设计
2024/8/16 8:17:10 12.89MB FPGA DDC
1
并行结构FIR滤波器的VerilogHDL代码,Vivado工程,含testbench与仿真,仿真结果优秀
2024/6/17 21:09:15 4.35MB Verilog FPGA Vivado FIR
1
基于TMS320VC5509的CCS软件设计集郑海波CCS软件设计IIRFIR滤波器的设计与实现数字图像处理DSP
1
自适应滤波器毕业设计dsp论文程序自适应滤波器毕业设计dsp论文程序自适应滤波器毕业设计dsp论文程序自适应滤波器毕业设计dsp论文程序自适应滤波器毕业设计dsp论文程序
2024/6/2 10:36:58 722KB 自适应滤波器 毕业设计 dsp 论文
1
同轴腔体滤波器的设计流程及在cst中仿真的方法,求解腔间耦合系数及输入输出耦合
2024/6/2 2:05:04 909KB 同轴滤波器
1
提出了一种小型化超宽带(UWB)带通滤波器的设计方案。
带通滤波器由一个环形槽线谐振器和两对嵌入式的圆形槽线结构组成,环形槽线谐振器用来获得良好UWB通带特性,圆形槽线结构可抑制阻带内的谐波。
相对于利用级联低通滤波器抑制谐波的方法,这种结构能够有效地减小电路尺寸。
基于该结构设计的滤波器尺寸仅为。
仿真和测试结果表明,滤波器具有良好的谐波抑制作用,上阻带的工作频率达到20GHz,抑制电平达到-20dB。
1
用matlab实现的经典滤波器及其设计,里面挺多例子,学习matlab的好东西。


2024/5/7 19:19:43 14KB matlab 滤波器
1
该仿真软件可以迅速计算要设计的滤波器的各种参数,可以选择滤波器类型,方便滤波器的设计和仿真
2024/5/4 5:10:54 1.16MB 滤波器
1
共 77 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡