数字混频的Veriloag代码，Quartus工程，含testbench仿真。
程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。
程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。
2024/6/13 21:10:11
5.14MB
1
本程序配置了系统时钟，HSPWM，定时器，AD，串口等外设，方便同学们二次开发，以及成功做到利用反电动势代替霍尔传感器六步方波换相
2024/6/12 13:18:19
596KB
1
STC1T8051高速单片机,8051带总线,无法解密,有全球唯一ID号,直接取代传统89C58系列,可省复位电路,36-40个I/O,内部R/C时钟,可省外晶振管脚兼容普通8051
2024/6/11 9:50:16
1.93MB
1
创兴杯电子设计大赛设计论文，单片机STC89C52应用系统设计的典范，含有单片机控制台灯模块、温度模块、时钟模块、闹铃模块、LCD1602显示模块和人体红外传感模块，附有电路图、全部源程序代码，既可以上手制作，也可以当作学习单片机的各种应用的优秀例程
2024/6/6 20:03:09
1.24MB
1
限时发言时间本设计电路分为时钟脉冲电路、预置时间电路、倒计时显示电路、门电路比较控制电路、提示信号发生电路五部分。
提示器
提示器
2024/6/6 2:45:27
1.01MB
1
verilog数字钟设计，功能齐全（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；
（2）可以调节小时，分钟。
（3）能够进行24小时和12小时的显示切换。
（4）可以设置任意时刻闹钟，并且有开关闹钟功能。
（5）有整点报时功能，几点钟LED灯闪亮几下。
（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。
（2）可以调节小时，分钟。
（3）能够进行24小时和12小时的显示切换。
（4）可以设置任意时刻闹钟，并且有开关闹钟功能。
（5）有整点报时功能，几点钟LED灯闪亮几下。
（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。
2024/6/5 14:10:27
96KB
1
主要是FIFO，状态机，静态时序分析入门，跨时钟域设计等内容，想要进阶Verilog的可以下载来看。
内容来源于对MOOC文档的整理。
内容来源于对MOOC文档的整理。
2024/6/5 10:48:30
2.26MB
1
有关FPGA的设计项目中经常需要用到多个时钟，有些辅助器件的控制时钟和驱动时钟具有不同的相时钟相位，因此本文对时钟的相位作了仿真及图示说明
2024/6/4 13:16:34
31KB
1
用51单片机解析GPS数据并在12864液晶显示经纬度、时钟以及高度的源代码程序(仅供参考_不提供程序问题解答)
2024/5/26 14:13:29
12KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB